

공개특허 제2002-71438호(2002.09.12)

특 2002-0071438

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)(51) Int. Cl.
G11C 11/15(11) 공개번호 특2002-0071438
(43) 공개일자 2002년09월12일

(21) 출원번호	10-2001-0068366
(22) 출원일자	2001년11월03일
(30) 우선권 주장	JP-P-2001-00060299 2001년03월05일 일본(JP)
(71) 출원인	미쓰비시덴키 가부시키가이샤
(72) 발명자	일본국 도쿄도 지요다쿠 마루노우치 2초메 2반 3고 히다카히데토
(74) 대리인	일본도쿄도지요다쿠마루노우치2초메2-3미쓰비시덴키가부시키가이샤내 장수길, 구영창

본 발명의 명칭

(54) 전기 저항치 변화에 따라 데이터를 기억하는 데이터 판독미전미 큰 기억 장치

요약

본 발명은 행렬형으로 배치된 메모리 셀 MC의 행에 각각 대응하고, 판독 워드선 RWL이 배치되며, 열에 각각 대응하여 비트선 BL 및 기준 전압 배선 SL이 배치된다. 데이터 판독 전류 Is는 데이터 판독 회로(52a)로부터 판독 기준 전압 Vss 사이에, 데이터 버스 DB, 컬럼 선택 게이트 CSG, 비트선 BL, 기준 전압 배선 SL을 통해 형성되는, 선택 메모리 셀을 통과하는 전류 경로를 흐른다. 데이터 판독 회로는 데이터 판독 전류에 의해 선택 메모리 셀에 생기는 전압 변화를 감지하여 판독 데이터 DOUT을 출력한다. 비트선 BL 및 기준 전압 배선 SL 중의 전류 경로에 포함되는 부분의 전기 저항치의 합은, 선택 메모리 셀이 속하는 행에 의존하지 않고, 거의 일정치가 되도록 설정되는 것을 특징으로 한다.

도면

도 1

도 2

박막 자성체, 저소비 전력, 기억 장치, 데이터 레벨, 판독 워드선, 기입 워드선, NTJ 메모리 셀, 고정 자기홀, 자유 자기홀

도 3

도 4의 변형예 도면

- 도 1은 본 발명의 실시예 1에 따른 MRAM 디바이스의 전체 구성을 나타내는 개략 블록도.
 도 2는 실시예 1에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.
 도 3은 실시예 1에 따른 비트선 및 기준 전압 배선의 배치예를 나타내는 구조도.
 도 4는 메모리 셀에 대한 데이터 판독 및 데이터 기입 동작을 설명하는 타이밍차트.
 도 5는 프리차지 전압을 잡지 전압으로 한 경우에서의 데이터 판독 및 데이터 기입을 설명하는 타이밍차트.
 도 6은 실시예 1의 변형예 1에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.
 도 7은 실시예 1의 변형예 2에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.
 도 8은 실시예 2에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.
 도 9는 실시예 2의 변형예 1에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.
 도 10은 실시예 2의 변형예 2에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.
 도 11은 실시예 3에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.

35-1

BEST AVAILABLE COPY

특 2002-0071438

기 위한 도면.

도 12는 본 발명의 실시예 4에 따른 MRAM 디바이스의 데이터 판독에 관련된 구성을 나타내기 위한 도면.

도 13은 다이오드를 이용한 MTJ 메모리 셀의 제1 구성예를 나타내는 개략도.

도 14는 도 13에 도시한 MTJ 메모리 셀을 반도체 기판 상에 배치한 경우의 구조도.

도 15는 다이오드를 이용한 MTJ 메모리 셀의 제2 구성예를 나타내는 개략도.

도 16은 도 15에 도시한 MTJ 메모리 셀을 반도체 기판 상에 배치한 경우의 구조도.

도 17은 본 발명의 실시예 5에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.

도 18은 본 발명의 실시예 5의 변형예 1에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.

도 19는 본 발명의 실시예 5의 변형예 2에 따른 메모리 어레이 및 그 주변 회로의 데이터 판독에 관련된 구성을 상세히 설명하기 위한 도면.

도 20은 자기 터널 접합부를 갖는 메모리 셀의 구성을 나타내는 개략도.

도 21은 MTJ 메모리 셀에서의 데이터 판독 동작을 설명하는 개념도.

도 22는 MTJ 메모리 셀에 대한 데이터 기입 동작을 설명하는 개념도.

도 23은 MTJ 메모리 셀에 대한 데이터 기입 시에서의 데이터 기입 전류의 방향과 자계 방향의 관계를 설명하는 개념도.

도 24는 반도체 기판 상에 배치된 MTJ 메모리 셀의 구조도.

도 25는 행렬형으로 집적 배치된 MTJ 메모리 셀에 대한 데이터 판독 전류의 공급을 설명하는 블록도.

도 26은 감지 전류 공급 회로의 일반적인 구성을 나타내는 블록도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 메모리 어레이

20 : 행 디코더

25 : 열 디코더

30 : 워드선 드라이버

50, 60 : 판독/기입 제어 회로

64 : 액세스 트랜지스터

52a, 52b, 53 : 데이터 판독 회로

ATR, OATR : 액세스 트랜지스터

DM, DM : 액세스 다이오드

BL : 비트선

CSG : 컬럼 선택 게이트

CSL : 컬럼 선택선

SL : 기준 전압 배선

SLd : 데이터 기준 전압 배선

FL : 자유 자기층

VL : 고정 자기층

RWD : 워드 드라이버

RWL : 판독 워드선

WEL : 기입 워드선

DBP : 데이터 버스쌍

DB, /DB : 데이터 버스

GBP : 글로벌 데이터 버스쌍

GB, /GB : 글로벌 데이터 버스

LOBP : 로컬 데이터 버스쌍

LB, /LB : 로컬 데이터 버스

MTJ : 자기 터널 접합부

2002-0071438

DMTJ : 데이터 기억부

SDB : 의사 데이터 버스

SDBd : 의사 데이터 버스

SGDB : 의사 글로벌 데이터 버스

발명의 상세한 설명**발명의 목적****발명이 속하는 기술분야 및 그 분야의 종래기술**

본 발명은 기억 장치에 관한 것으로, 보다 구체적으로는, 박막 자성체 기억 장치로 대표되는, 기억 데이터의 데이터 레벨에 따라 다른 전기 저항치를 갖는 메모리 셀을 구비한 기억 장치에 관한 것이다.

저소비 전력으로 불휘발성 데이터의 기억이 가능한 기억 장치로서, MRAM (Magnetic Random Access Memory) 디바이스가 주목받고 있다. MRAM 디바이스는 반도체 집적 회로에 형성된 특수 박막 자성체를 이용하여 불휘발성 데이터 기억을 행하고, 박막 자성체의 각각에 대하여 랜덤 액세스가 가능한 기억 장치이다.

특히, 최근에는 자기 터널 접합(MTJ: Magnetic Tunnel Junction)을 이용한 박막 자성체를 메모리 셀로서 이용함으로써, MRAM 장치의 성능이 비약적으로 진보한다는 것이 발표되어 있다. 자기 터널 접합을 갖는 메모리 셀을 구비한 MRAM 디바이스에 관해서는, 'A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell', ISSCC Digest of Technical Papers, TA7.2, Feb. 2000, 및 'Non-volatile RAM based on Magnetic Tunnel Junction Elements', ISSCC Digest of Technical Papers, TA7.3, Feb. 2000, 등의 기술 문헌에 개시되어 있다.

도 20은 자기 터널 접합부를 갖는 메모리 셀(이하 간단히 MTJ 메모리 셀이라고도 함)의 구성을 나타내는 개략도이다.

도 20을 참조하면, MTJ 메모리 셀은 기억 데이터의 데이터 레벨에 따라 저항치가 변화하는 자기 터널 접합부 MTJ와, 액세스 트랜지스터 ATR을 구비한다. 액세스 트랜지스터 ATR은 전계 효과 트랜지스터로 형성되며, 자기 터널 접합부 MTJ와 접지 전압 Vss 사이에 결합된다.

MTJ 메모리 셀에는, 데이터 기입을 지시하기 위한 기입 워드선 \overline{W} 과, 데이터 판독을 지시하기 위한 판독 워드선 \overline{R} 과, 데이터 판독 시 및 데이터 기입 시에 기억 데이터의 레벨에 대응한 전기 신호를 전달하기 위한 데이터선인 비트선 BL이 배치된다.

도 21은 MTJ 메모리 셀로부터의 데이터 판독 동작을 설명하는 개념도이다.

도 21을 참조하면, 자기 터널 접합부 MTJ는 일정 방향의 고정 자계를 갖는 자성체층(이하, 간단히 고정 자기층이라고 함) FL과, 자유 자계를 갖는 자성체층(이하, 간단히 자유 자기층이라고 함) FL을 갖는다. 고정 자기층 FL과 자유 자기층 FL 사이에는, 절연체막으로 형성되는 터널 배리어 TB가 배치된다. 자유 자기층 FL에서는, 기억 데이터의 레벨에 따라, 고정 자기층 FL과 동일 방향의 자계 및 고정 자기층 FL과 다른 방향의 자계 중 어느 한쪽이 불휘발성적으로 기입되어 있다.

데이터 판독 시에는 액세스 트랜지스터 ATR의 판독 워드선 \overline{R} 의 활성화에 따라 턴온된다. 이에 따라, 비트선 BL~자기 터널 접합부 MTJ~액세스 트랜지스터 ATR~접지 전압 Vss의 전류 경로에, 도시하지 않은 데이터 판독 회로로부터 일정 레벨의 데이터 판독 전류로서 공급되는 감지 전류 Is가 흐른다.

자기 터널 접합부 MTJ의 전기 저항치는, 고정 자기층 FL과 자유 자기층 FL 사이의 자계 방향의 상대 관계에 따라 변화한다. 구체적으로는, 고정 자기층 FL의 자계 방향과 자유 자기층 FL에 기입된 자계 방향이 동일한 경우에는, 양자의 자계 방향이 다른 경우에 비하여 자기 터널 접합부 MTJ의 전기 저항치는 작아진다.

따라서, 데이터 판독 시에는, 감지 전류 Is에 의해 자기 터널 접합부 MTJ에서 생기는 전압 강하는, 자유 자기층 FL에 기억된 자계 방향에 따라 다르다. 이에 따라, 비트선 BL을 일단 고정값으로 프리차지한 상태로 한 후에 감지 전류 Is의 공급을 개시하면, 비트선 BL의 전압 레벨 변화를 감지함으로써 MTJ 메모리 셀의 기억 데이터를 판독할 수 있다.

도 22는 MTJ 메모리 셀에 대한 데이터 기입 동작을 설명하는 개념도이다.

도 22를 참조하면, 데이터 기입 시에는 판독 워드선 \overline{R} 은 비활성화되며, 액세스 트랜지스터 ATR은 턴 오프된다. 이 상태에서, 자유 자기층 FL에 자계를 기입하기 위한 데이터 기입 전류가 기입 워드선 \overline{W} 및 비트선 BL로 각각 흐른다. 자유 자기층 FL의 자계 방향은 기입 워드선 \overline{W} 및 비트선 BL을 각각 흐르는 데이터 기입 전류의 방향의 조합에 따라 결정된다.

도 23은 데이터 기입 시에서의 데이터 기입 전류의 방향과 자계 방향의 관계를 설명하는 개념도이다.

도 23을 참조하면, 필속으로 도시되는 자계 H_x 는 기입 워드선 \overline{W} 을 흐르는 데이터 기입 전류에 의해 생기는 자계 $H(W)$ 의 방향을 나타낸다. 한편, 종속으로 도시되는 자계 H_y 는, 비트선 BL을 흐르는 데이터 기입 전류에 의해 발생하는 자계 $H(BL)$ 의 방향을 나타낸다.

자유 자기층 FL에 기억되는 자계 방향은, 자계 $H(W)$ 과 $H(BL)$ 의 합이 도면 중에 도시되는 아스테로이드 특성선의 외측 영역에 도달하는 경우에만, 새롭게 기입된다. 즉, 아스테로이드 특성선의 내측의 영역에 상당하는 자계가 인가된 경우에는, 자유 자기층 FL에 기억되는 자계 방향은 변경되지 않는다.



2002-0071438

따라서, 자기 터널 접합부 MTJ의 기억 데이터를 기입 동작에 의해 정션하기 위해서는, 기입 워드선 W_{WL} 과 비트선 B_L 의 양방향으로 전류를 흘릴 필요가 있다. 자기 터널 접합부 MTJ에 일단 기억된 자기 방향 즉, 기억 데이터는 새로운 데이터 기입이 실행되기까지의 동안 불휘발성적으로 유지된다.

데이터 판독 동작 시에도, 비트선 B_L 에는 감지 전류 I_s 가 흐른다. 그러나, 감지 전류 I_s 는 일반적으로, 상술한 데이터 기입 전류보다는 1~2자리수 정도 작아지도록 설정되기 때문에, 감지 전류 I_s 의 영향에 의해 데이터 판독 시에 MTJ 메모리 셀의 기억 데이터가 잘못하여 재기입될 가능성은 적다.

상술한 기술 문헌에서는, 이러한 MTJ 메모리 셀을 반도체 기판 상에 집적하여 랜덤 액세스 메모리(RAM)인 MRAM 디바이스를 구성하는 기술이 개시되어 있다.

도 24는 반도체 기판 상에 배치된 MTJ 메모리 셀의 구조도이다.

도 24를 참조하여 반도체 주 기판 SUB 상의 p 형 영역 PAR 에 액세스 트랜지스터 ATR 이 형성된다. 액세스 트랜지스터 ATR 은 n 형 영역인 소스/드레인 영역(110, 120)과 게이트(130)를 갖는다. 소스/드레인 영역(110)은 제1 금속 배선을 비에 형성된 금속 배선을 통해 접지 전압 V_{ss} 와 결합된다. 기입 워드선 W_{WL} 에는, 제2 금속 배선 $M2$ 에 형성된 금속 배선이 이용된다. 또한, 비트선 B_L 은 제3 금속 배선 $M3$ 에 설치된다.

자기 터널 접합부 MTJ는, 기입 워드선 W_{WL} 이 설치되는 제2 금속 배선을 $M2$ 와 비트선 B_L 이 설치되는 제3 금속 배선 $M3$ 사이에 배치된다. 액세스 트랜지스터 ATR 의 소스/드레인 영역(120)은 콘택트홀에 형성된 금속막(150)과, 제1 및 제2 금속 배선을 $M1$ 및 $M2$ 와, 배리어 메탈(140)을 통해 자기 터널 접합부 MTJ와 전기적으로 결합된다. 배리어 메탈(140)은 자기 터널 접합부 MTJ와 금속 배선 사이를 전기적으로 결합하기 위해 설치되는 완충재이다.

이미 설명한 바와 같이, MTJ 메모리 셀에서는 판독 워드선 W_{WL} 은 기입 워드선 W_{WL} 과는 독립된 배선으로서 설치된다. 또한, 기입 워드선 W_{WL} 및 비트선 B_L 은 데이터 기입 시에 소정치 이상의 크기의 자계를 발생시키기 위한 데이터 기입 전류를 흘릴 필요가 있다. 따라서, 비트선 B_L 및 기입 워드선 W_{WL} 은 금속 배선을 이용하여 형성된다.

판독 워드선 W_{WL} 은 액세스 트랜지스터 ATR 의 게이트 전압을 제어하기 위해 설치되는 것으로, 전류를 적극적으로 흘릴 필요는 없다. 따라서, 집적도를 높이는 관점에서, 판독 워드선 W_{WL} 은 독립된 금속 배선을 새롭게 설치하지 않고도, 게이트(130)와 동일한 배선층에서 폴리실리콘층이나 폴리사이드 구조 등을 이용하여 형성되어 있다.

또한, 상술한 MTJ 메모리 셀뿐만 아니라, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 메모리 셀 Q_1 , ROM(Read Only Memory)이나 RAM에 일반적으로 적용되어 있다.

도 25는 행렬형으로 집적 배치된 MTJ 메모리 셀에 대한 데이터 판독 전류의 공급을 설명하는 블록도이다.

도 25를 참조하면, 고집적화된 기억 장치를 실현하기 위해서는 일반적으로, MTJ 메모리 셀은 행렬형으로 배치된다. 도 25에서는, MTJ 메모리 셀을 n 행 \times m 열(n, m : 자연수)에 배치하는 경우가 도시된다.

이미 설명한 바와 같이, 각 MTJ 메모리 셀에 대하여 비트선 B_L , 기입 워드선 W_{WL} 및 판독 워드선 R_{WL} 이 배치된다. 따라서, 행렬형으로 배치된 $n \times m$ 개의 MTJ 메모리 셀에 대하여 n 개의 기입 워드선 $W_{WL1} \sim W_{WLn}$ 및 판독 워드선 $R_{WL1} \sim R_{WLn}$ 과, m 개의 비트선 $B_{L1} \sim B_{Lm}$ 이 배치된다.

데이터 판독 시의 데이터 판독 전류 즉, 감지 전류 I_s 의 공급은 메모리 어레이에 인접하여 배치되는 감지 전류 공급 회로(500)에 의해 실행된다. 데이터 판독 시에는 선택된 메모리 셀 행에 대응하는 판독 워드선 R_{WL} 이 선택적으로 H 레벨로 활성화되며, 또한, 선택 메모리 셀 열에 대응하는 비트선 B_L 에 대하여 감지 전류 공급 회로(500)로부터 감지 전류 I_s 가 공급된다. 이에 따라, 도 21에서 설명한 바와 같이, 선택된 메모리 셀 M 에서 기억된 데이터 레벨에 따른 전압 변화가 대응하는 비트선에 발생된다.

그러나, 도 25의 구성에서는, 선택된 메모리 셀 행의 위치에 의존하여, 비트선 상에서의 감지 전류 I_s 의 통과 경로 길이가 변화한다. 이러한 경로 길이의 변화에 따라 비트선 상의 감지 전류 I_s 의 전기 저항치가 변화하여, 감지 전류 I_s 의 값이 변동될 우려가 있다.

예를 들면, 도 25의 구성에서, 감지 전류 공급 회로(500)에 가까운 제 n 번째의 메모리 셀 행이 선택된 경우에 있어서는, 비트선 B_L 상의 감지 전류(도면 중에 I_s 로 표기) 경로에 포함되는 부분은 길기 때문에, 감지 전류 I_s 의 전기 저항치는 작아진다.

반대로 감지 전류 공급 회로(500)로부터 먼 속의 제1번째의 메모리 셀 행이 선택된 경우에는, 비트선 B_L 상의 감지 전류(도면 중에 I_s 로 표기) 경로에 포함되는 부분은 짧기 때문에, 감지 전류 I_s 의 전기 저항치는 커진다. 이러한 감지 전류 I_s 의 전기 저항치의 변동은 선택된 메모리 셀 행의 위치에 의존한, 감지 전류의 변동을 초래한다.

도 26은 감지 전류 공급 회로(500)의 일반적인 구성을 나타내는 블록도이다.

도 26을 참조하면, 일반적으로 감지 전류의 공급은 비트선 $B_{L1} \sim B_{Lm}$ 에 의해 공유되는 전류 공급 유닛(510)에 의해 실행된다. 전류 공급 유닛(510)은 데이터 버스 DB 에 대하여 감지 전류 I_s 를 공급한다. 데이터 버스 DB 는 메모리 셀 열에 각각 대응하여 설치되는 열선 선택 게이트 $CS_{S1} \sim CS_{Sm}$ 를 통해 비트선 $B_{L1} \sim B_{Lm}$ 과 결합된다.

컬럼 선택선 $CS_{L1} \sim CS_{Ln}$ 은 메모리 셀 열에 각각 대응하여 설치되고, 열 선택 결과에 따라 선택적으로 활성화된다. 컬럼 선택 게이트 $CS_{S1} \sim CS_{Sm}$ 의 각각은, 컬럼 선택선 $CS_{L1} \sim CS_{Ln}$ 중의 대응하는 1개의 활성화에 따라 온한다. 예를 들면, 제1번째의 메모리 셀 열에 대응하는 컬럼 선택 게이트 CS_{S1} 은, 대응하는 컬럼 선택선 CS_{L1} 의 활성화(H 레벨)에 응답하여 온하고, 데이터 버스 DB 와 비트선 B_{L1} 을 전기적으로 결합한다. 이후의 메모리 셀 열에 대해서도, 컬럼 선택 게이트는 동시에 배치된다.

2002-0071438

이러한 구성으로 함으로써, 전류 공급 유닛(510)을 메모리 어레이 내의 복수의 비트선으로 공유하고, 선택된 메모리 셀 열에 대응하는 비트선에 대하여 감지 전류 Is를 선택적으로 공급할 수 있다.

그러나, 도 26에 도시한 바와 같은 구성으로 함으로써, 감지 전류 Is를 통과시키는 데이터 버스 DB의 경로 길이가 변화한다. 이러한 경로 길이의 변화에 따라 데이터 버스 DB 상의 감지 전류 경로의 전기 저항치가 변화하여, 감지 전류 Is의 값이 변동될 우려가 있다.

예를 들면, 도 26의 구성에서, 전류 공급 유닛(510)에 가까운 제1번째의 메모리 셀 열이 선택된 경우에는 데이터 버스 DB 상의 감지 전류 경로에 포함되는 부분은 짧기 때문에, 그 전기 저항치는 작아진다.

반대로 전류 공급 유닛(510)으로부터 먼 속의 제2번째의 메모리 셀 열이 선택된 경우에는 데이터 버스 DB 상의 감지 전류 경로에 포함되는 부분은 길기 때문에, 그 전기 저항치는 커진다. 이러한 감지 전류 경로의 전기 저항치의 변동은, 선택된 메모리 셀 열의 위치에 의존한, 감지 전류의 변동을 초래한다.

발명이 이루고자 하는 기술적 과제

이와 같이, 일반적인 구성의 NRAM 디바이스에서는, 선택된 메모리 셀의 위치에 의존하여 감지 전류의 변동이 생길 우려가 있다.

이미 설명한 바와 같이, MTJ 메모리 셀을 갖는 NRAM 디바이스에서는, 감지 전류 Is 및 MTJ 메모리 셀의 전기 저항치에 따라 생기는 전압 변화를 검지하여 데이터 판독을 실행하고 있다. 따라서, MTJ 메모리 셀로 대표되는, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 메모리 셀을 구비한 기억 장치에서, 감지 전류 Is의 변동은 안정된 데이터 판독 동작을 저해한다.

즉, 선택 메모리 셀의 위치에 의존하여 감지 전류가 변동하면, 메모리 어레이 내에서 데이터 판독 시에서의 동작 마진을 동일하게 유지하는 것은 불가능하며, 기억 장치 전체의 동작 마진을 충분히 확보하는 것이 곤란해진다. 이 결과, 심한 경우에는 오동작이 발생하여, 수율이 저하된다고 하는 문제점이 생길 우려도 있다.

이러한 문제점에 대처하기 위해 선택된 메모리 셀의 위치에 따라 데이터 판독 전류의 레벨을 미세 조정하는 구성으로 하는 것도 가능하지만, 이 경우에는, 데이터 판독 회로의 구성의 복잡화 및 미세 조정을 위한 설계 부하의 증대를 초래한다.

본 발명의 목적은, NRAM 디바이스로 대표되는, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 메모리 셀을 구비한 기억 장치에 있어서, 선택되는 메모리 셀 위치에 의존하지 않고 데이터 판독 마진을 동일하게 유지하여, 데이터 판독의 안정화를 도모하는 것이다.

발명의 구성 및 작용

본 발명은 요약하면, 기억 장치에 있어서, 메모리 어레이와, 복수의 판독 워드선과, 복수의 비트선과, 복수의 기준 전압 배선과, 데이터 버스 회로를 구비한다. 메모리 어레이는 행렬형으로 배치된 복수의 메모리 셀을 갖는다. 복수의 판독 워드선은 메모리 셀의 행에 각각 대응하여 설치되고, 데이터 판독 시에 있어서, 행 선택 결과에 따라 선택적으로 활성화된다. 복수의 비트선은 메모리 셀의 열에 각각 대응하여 설치된다. 복수의 기준 전압 배선은 복수의 비트선과 동일 방향을 따라 열에 대응하여 배치되고, 판독 기준 전압을 공급한다. 데이터 판독 회로는 데이터 판독 시에 있어서, 판독 기준 전압과의 사이에 형성되는 전류 경로에 흐르는 데이터 판독 전류를, 복수의 비트선 중의 열 선택 결과에 따라 선택되는 적어도 하나에 공급한다. 복수의 메모리 셀의 각각은, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부와, 복수의 비트선 중의 대응하는 1개와 복수의 기준 전압 배선 중의 대응하는 1개 사이에 기억부와 직렬로 전기적으로 결합되며, 복수의 판독 워드선 중의 대응하는 1개의 활성화에 응답하여 도통하는 메모리 셀 선택 게이트를 포함한다. 데이터 판독 시에 있어서, 선택 열에 대응하는 기준 전압 배선과 선택 열에 대응하는 비트선 중의, 전류 경로에 포함되는 부분의 전기 저항치의 총합은 행 선택 결과에 의존하지 않고 거의 일정하다.

따라서, 본 발명의 주된 이점은 선택 메모리 셀이 속하는 행에 의존하지 않고 데이터 판독 전류를 일정 레벨로 유지할 수 있기 때문에, 메모리 어레이 내에서의 데이터 판독 시의 동작 마진을 동일하게 유지하여, 기억 장치 전체의 데이터 판독 동작을 안정화할 수 있는 점이다.

본 발명의 다른 측면에 따르면, 기억 장치에 있어서, 메모리 어레이와, 복수의 판독 워드선과, 복수의 비트선과, 복수의 기준 전압 배선과, 데이터 버스와, 데이터 판독 회로와, 열 선택부와, 의사 데이터 버스를 구비한다. 메모리 어레이는 행렬형으로 배치된 복수의 메모리 셀을 갖는다. 복수의 판독 워드선은 메모리 셀의 행에 각각 대응하여 설치되고, 데이터 판독 시에 있어서, 행 선택 결과에 따라 선택적으로 활성화된다. 복수의 비트선은 메모리 셀의 열에 각각 대응하여 설치된다. 복수의 기준 전압 배선은 복수의 비트선과 동일 방향을 따라 열에 대응하여 배치되며, 판독 기준 전압을 공급한다. 데이터 버스는 메모리 어레이와 인접한 영역에, 복수의 워드선과 동일 방향을 따라 배치된다. 데이터 판독 회로는 데이터 판독 시에 있어서, 판독 기준 전압 사이에 형성되는 전류 경로로 흐르는 데이터 판독 전류를 데이터 버스로 공급한다. 열 선택부는 복수의 비트선 중의 열 선택 결과에 따라 선택되는 1개와 데이터 버스를 전기적으로 결합한다. 의사 데이터 버스는 메모리 어레이 사이에 두고 데이터 버스와 반대측의 영역에서, 데이터 버스와 동일 방향을 따라 배치된다. 의사 데이터 버스는 판독 기준 전압 및 각 기준 전압 배선과 전기적으로 결합된다. 복수의 메모리 셀의 각각은, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부와, 복수의 비트선 중의 대응하는 1개와 복수의 기준 전압 배선 중의 대응하는 1개 사이에, 기억부와 직렬로 전기적으로 결합되며, 복수의 판독 워드선 중의 대응하는 1개의 활성화에 응답하여 도통하는 메모리 셀 선택 게이트를 포함한다. 데이터 판독 시에, 데이터 버스 및 의사 데이터 버스 중의 전류 경로에 포함되는 부분의 전기 저항치의 총합은, 열 선택 결과에 의존하지 않고 거의 일정하다.

따라서, 선택 메모리 셀이 속하는 열에 의존하지 않고 데이터 판독 전류를 일정 레벨로 유지할 수 있기 때문에, 메모리 어레이 내에서의 데이터 판독 시의 동작 마진을 동일하게 유지하고, 기억 장치 전체의 데

2002-0071438

이터 판독 동작의 안정화를 도모할 수 있다.

본 발명의 또 다른 측면에 따르면, 기억 장치에 있어서, 메모리 어레이와, 복수의 워드선과, 복수의 비트선과, 복수의 워드 드라이버와, 데이터 버스와, 데이터 판독 회로와, 열 선택부를 구비한다. 메모리 어레이는, 행렬형으로 배치된 복수의 메모리 셀을 갖는다. 복수의 워드선은 메모리 셀의 행에 각각 대응하여 설치된다. 복수의 비트선은 메모리 셀의 열에 각각 대응하여 설치된다. 복수의 워드 드라이버는 복수의 워드선에 각각 대응하여 배치되며, 각각이 데이터 판독 시에, 복수의 워드선 중의 대응하는 1개를 행 선택 결과에 따라 판독 기준 전압과 결합한다. 데이터 버스는 메모리 어레이와 인접한 영역에, 복수의 워드선과 동일 방향을 따라 배치된다. 데이터 판독 회로는 데이터 판독 시에, 판독 기준 전압과의 사이에 형성되는 전류 경로로 흐르는 데이터 판독 전류를, 복수의 비트선 중의 열 선택 결과에 따라 선택되는 적어도 1개와 데이터 버스를 전기적으로 결합한다. 복수의 메모리 셀의 각각은, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부와, 복수의 비트선 중의 대응하는 1개와 복수의 판독 워드선 중의 대응하는 1개와의 사이에서 기억부와 직렬로 전기적으로 결합되며, 대응하는 워드선이 판독 기준 전압과 결합된 경우에 도통하는 정류 소자를 포함한다. 데이터 판독 시에, 선택된 행에 대응하는 판독 워드선과 데이터 버스 중의, 데이터 판독 전류의 경로에 포함되는 부분의 전기 저항치의 총합은, 열 선택 결과에 의존하지 않고 거의 일정하다.

따라서, 고정적화에 적합한, 정류 소자를 이용한 메모리 셀이 행렬형으로 배치된 메모리 어레이에서, 선택 메모리 셀이 속하는 열에 의존하지 않고 데이터 판독 전류를 일정 레벨로 유지할 수 있다. 이 결과, 메모리 어레이 내에서의 데이터 판독 시의 동작 마진을 동일하게 유지하고, 기억 장치의 고정적화 및 데이터 판독 동작의 안정화를 도모할 수 있다.

본 발명의 또 하나의 측면에 따르면, 기억 장치에서, 메모리 어레이와, 복수의 워드선과, 복수의 비트선과, 기준 전압 배선과, 복수의 워드 드라이버와, 데이터 판독 회로를 구비한다. 메모리 어레이는 행렬형으로 배치된 복수의 메모리 셀을 갖는다. 복수의 워드선은 메모리 셀의 행에 각각 대응하여 설치된다. 복수의 비트선은 메모리 셀의 열에 각각 대응하여 설치된다. 기준 전압 배선은 메모리 어레이와 인접하는 영역에 복수의 비트선과 동일 방향을 따라 배치되며, 판독 기준 전압을 공급한다. 복수의 워드 드라이버는 복수의 워드선에 각각 대응하여 배치되고, 각각이, 데이터 판독 시에 복수의 판독 워드선 중의 대응하는 1개를 행 선택 결과에 따라 기준 전압 배선과 전기적으로 결합한다. 데이터 판독 회로는 데이터 판독 시에 판독 기준 전압 사이에 형성되는 전류 경로로 흐르는 데이터 판독 전류를, 복수의 비트선 중의 열 선택 결과에 따라 선택되는 적어도 1개와 데이터 버스를 전기적으로 결합한다. 복수의 메모리 셀의 각각은, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부와, 복수의 비트선 중의 대응하는 1개와 복수의 판독 워드선 중의 대응하는 1개와의 사이에서 기억부와 직렬로 전기적으로 결합되고, 대응하는 워드선이 판독 기준 전압과 결합된 경우에 도통하는 정류 소자를 포함한다. 데이터 판독 시에, 선택된 열에 대응하는 비트선과 기준 전압 배선 중의, 데이터 판독 전류의 경로에 포함되는 부분의 전기 저항치의 총합은 행 선택 결과에 의존하지 않고 거의 일정하다.

따라서, 고정적화에 적합한, 정류 소자를 이용한 메모리 셀이 행렬형으로 배치된 메모리 어레이에서, 선택 메모리 셀이 속하는 행에 의존하지 않고 데이터 판독 전류를 일정 레벨로 유지할 수 있다. 이 결과, 메모리 어레이 내에서의 데이터 판독 시의 동작 마진을 동일하게 유지하여, 기억 장치의 고정적화 및 데이터 판독 동작의 안정화를 도모할 수 있다.

본 발명의 기타 목적 및 특징은, 첨부 도면을 참조한 이하의 실시예를 통해 명백해질 것이다.

이하에, 본 발명의 실시예에 대하여 도면을 참조하여 상세히 설명한다. 또, 도면 중에서의 동일 부호는 동일 또는 상당 부분을 나타내도록 한다.

[실시예 1]

도 1을 참조하여, MRAM 디바이스(1)는 본원 발명에 따른 기억 장치의 대표예로서 나타낸다. 또, 이하의 설명에서 분명하게 되는 바와 같이, 본원 발명의 적용은 MRAM 디바이스에 한정되는 것이 아니라, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 메모리 셀을 구비한 기억 장치에 널리 적용시킬 수 있다.

실시예 1에 따른 MRAM 디바이스(1)는 외부로부터의 제어 신호 CMD 및 어드레스 신호 ADDR에 응답하여 랜덤 액세스를 행하고, 기입 데이터 DIN의 입력 및 판독 데이터 DOUT의 출력을 실행한다.

MRAM 디바이스(1)는 제어 신호 CMD에 응답하여, MRAM 디바이스(1)의 전체 동작을 제어하는 컨트롤 회로(5)와, 행렬형으로 배치된 복수의 MTJ 메모리 셀을 갖는 메모리 어레이(10)를 구비한다. 메모리 어레이(10)의 구성은 후에 상세히 설명하지만, MTJ 메모리 셀의 행에 각각 대응하여 복수의 기입 워드선 WWL 및 판독 워드선 RWL이 배치되고, MTJ 메모리 셀의 열에 각각 대응하여 복수의 비트선 BL이 배치된다.

MRAM 디바이스(1)는, 어드레스 신호 ADDR에 의해 나타내는 로우 어드레스 RA에 따라 메모리 어레이(10)에서의 행 선택을 실행하는 행 디코더(20)와, 어드레스 신호 ADDR에 의해 나타내는 컬럼 어드레스 CA에 따라, 메모리 어레이(10)에서의 열 선택을 실행하는 열 디코더(25)와, 행 디코더(20)의 행 선택 결과에 기초하여 판독 워드선 RWL 및 기입 워드선 WWL을 선택적으로 활성화하기 위한 워드선 드라이버(30)와, 데이터 기입 시에, 데이터 기입 전류에 데이터 기입 전류를 흘리기 위한 워드선 전류 제어 회로(40)와, 데이터 판독 및 데이터 기입 시에, 데이터 기입 전류 및 감지 전류를 흘리기 위한 판독/기입 제어 회로(50, 60)를 구비한다.

판독/기입 제어 회로(50 및 60)는 메모리 어레이(10)의 양단부에서의 비트선 BL의 전압 레벨을 제어하며, 데이터 기입 및 데이터 판독을 각각 실행하기 위한 데이터 기입 전류 및 감지 전류를 비트선 BL로 흘린다.

도 2를 참조하면, 메모리 어레이(10)는 $n \times m$ 열(n, m : 자연수)로 배열되는 메모리 셀 MC를 갖는다.

또, 본 실시예에서는, 각 메모리 셀 MC의 구성은 도 20에 도시한 MTJ 메모리 셀과 동일하게 하지만, 각 메모리 셀에서의 자기 터널 접합부 MTJ에 상당하는 부분에 대해서는, 기억 데이터의 레벨에 따라 전기 저항치가

2002-0071439

함치가 변화하는 소자로 치환하는 것도 가능하다.

메모리 셀의 행(이하, 간단히 메모리 셀 행이라고 함)에 각각 대응하여, 판독 워드선 $RWL_1 \sim RWL_n$ 이 배치된다. 도시하지 않지만, 데이터 기입에서 선택된 메모리 셀 행에 대응하여 데이터 기입 전류를 끌리기 위한 기입 워드선 $WL_1 \sim WL_n$ 도 메모리 셀 행에 각각 대응하여 배치된다.

메모리 셀의 열(이하, 간단히 메모리 셀 열이라고도 함)에 각각 대응하여, 비트선 $BL_1 \sim BL_m$ 및 기준 전압 배선 $SL_1 \sim SL_m$ 이 배치된다. 기준 전압 배선 $SL_1 \sim SL_m$ 의 각각은 데이터 판독 시의 기준 전압(이하, 간단히 판독 기준 전압이라고 함)에 상응하는 전압 V_{ss} 와, 판독/기입 제어 회로(60) 측에서 결합되고, 대응하는 메모리 셀 열에 속하는 메모리 셀 중의 액세스 트랜지스터 ATR의 소스측 영역의 각각과 또한 결합된다.

또, 이하에서는, 판독 워드선 및 비트선을 총괄적으로 표현하는 경우에는, 부호 RWL 및 BL 을 각각 이용하여 표기하도록 하고, 특정한 판독 워드선 및 비트선을 나타내는 경우에는, 이를 부호에 숫자를 붙여 RWL_1 , BL_1 과 같이 표기하도록 한다.

메모리 어레이(10)의 주변에서, 메모리 셀 열의 각각에 대응하여 컬럼 선택선 $CSL_1 \sim CSL_m$, 컬럼 선택 게이트 $CSG_1 \sim CSG_m$ 및 프리차지 트랜지스터($64-1 \sim 64-m$)가 설치된다. 또한, 데이터 버스 DB가 판독 워드선 RWL 과 동일 방향을 따라 배치된다.

열 디코더(25)는 컬럼 어드레스 CA의 디코드 결과, 즉, 열 선택 결과에 따라 컬럼 선택선 $CSL_1 \sim CSL_m$ 중의, 열 선택 결과에 대응하는 1개를 선택 상태(H 레벨)로 활성화한다.

컬럼 선택 게이트 $CSG_1 \sim CSG_m$ 은, 판독/기입 제어 회로(50) 내에 설치되고, 비트선 $BL_1 \sim BL_m$ 과 데이터 버스 DB 사이에 각각 배치된다. 컬럼 선택 게이트 $CSG_1 \sim CSG_m$ 의 각각은, 컬럼 선택선 $CSL_1 \sim CSL_m$ 중의 대응하는 1개의 활성화에 응답하여 온하고, 데이터 버스 DB와 대응하는 비트선 BL 을 결합한다. 즉, 비트선 BL 과 데이터 버스 DB는 판독/기입 제어 회로(50) 측에서 전기적으로 결합된다.

또, 이하에서는, 컬럼 선택선, 컬럼 선택 게이트 및 프리차지 트랜지스터를 총괄적으로 표현하는 경우에는, 부호 CSL , CSG 및 64 를 각각 이용하여 표기하도록 하고, 특정한 컬럼 선택선, 컬럼 선택 게이트 및 프리차지 트랜지스터를 나타내는 경우에는, 이를 부호에 첨자를 붙여, CSL_1 , CSG_1 , 혹은 $64-1$ 과 같이 표기하도록 한다.

프리차지 트랜지스터($64-1 \sim 64-m$)는 판독/기입 제어 회로(60)에 설치되고, 프리차지 전압으로서 이용되는 전원 전압 V_{cc} 와, 비트선 $BL_1 \sim BL_m$ 의 각각과의 사이에 전기적으로 결합된다. 프리차지 트랜지스터($64-1 \sim 64-m$)의 각각은, 비트선 프리차지 신호 $BLPR$ 에 응답하여 온한다.

비트선 프리차지 신호 $BLPR$ 의 활성화에 응답하여, 각 비트선 BL 은 전원 전압 V_{cc} 로 프리차지된다.

비트선 프리차지 신호 $BLPR$ 은, $NRAM$ 디바이스(1)의 스태바이 기간과, $NRAM$ 디바이스(1)의 액티브 기간 내에서의, 데이터 기입 동작 및 데이터 판독 동작의 전후에서, 각 비트선 BL 을 프리차지하기 위해 활성화된다.

한편, $NRAM$ 디바이스의 액티브 기간에서의 데이터 기입 및 데이터 판독 동작 시에는 비트선 프리차지 신호 $BLPR$ 은 L레벨로 비활성화된다. 이것에 응답하여, 각 비트선 BL 은 프리차지 전압과 분리된다.

다음에, 판독/기입 제어 회로(50)에 포함되는 데이터 판독 회로(52a)의 구성에 대하여 설명한다.

데이터 판독 회로(52a)는 데이터 판독 시에 활성화되는 제어 신호 RE 에 응답하여 동작하고, 데이터 판독 전류인 감지 전류 I_s 를 공급함과 함께 감지 전류 I_s 에 의해 선택 메모리 셀에 생기는 전압 변화를 감지하여 판독 데이터 $DOUT$ 를 출력한다.

데이터 판독 회로(52a)는, 전원 전압 V_{cc} 를 받아 노드 $Ns1$ 및 $Ns2$ 에 일정 전류를 각각 공급하기 위한 전류원(161 및 162)과, 노드 $Ns1$ 과 노드 $Nr1$ 사이에 전기적으로 결합되는 N 형 MOS 트랜지스터(163)와, 노드 $Ns2$ 와 접지 전압 V_{ss} 사이에 직렬로 결합되는, N 형 MOS 트랜지스터(164) 및 저항(168)과, 노드 $Ns1$ 및 $Ns2$ 사이의 전압 레벨 차를 증폭시켜 판독 데이터 $DOUT$ 를 출력하는 증폭기(165)를 갖는다. 노드 $Nr1$ 은 데이터 버스 DB와 전기적으로 결합된다.

트랜지스터(163 및 164)의 게이트에는 소정 전압 V_{ref} 가 제공된다. 전류원(161 및 162)의 공급 전류량 및 소정 전압 V_{ref} 는 감지 전류 I_s 의 설계치에 따라 설정된다. 저항(166 및 167)은 노드 $Ns1$ 및 $Ns2$ 를 접지 전압 V_{ss} 로 풀다운하기 위해 설치된다.

이러한 구성으로 함으로써, 데이터 판독 회로(52a)는 데이터 판독 시에, 데이터 버스 DB에 일정한 감지 전류 I_s 를 공급한다. 데이터 판독에서는, 선택 메모리 셀에 대응하여 데이터 판독 회로(52a)와 판독 기준 전압인 접지 전압 V_{ss} 사이에 형성되는, 데이터 판독 회로(52a)~데이터 버스 DB~컬럼 선택 게이트 CSG ~비트선 BL ~자기 터널 접합부 MTJ ~액세스 트랜지스터 ATR ~기준 전압 배선 SL ~접지 전압 V_{ss} (판독 기준 전압)의 전류 경로로 감지 전류 I_s 가 흐른다.

이에 따라, 메모리 셀 MC 중의 자기 터널 접합부 MTJ 에 생긴 전압 변화를, 비트선 BL 및 데이터 버스 DB를 통해 노드 $Nr1$ 로 전달할 수 있다.

선택 메모리 셀이 H 레벨('1') 데이터 및 L 레벨('0') 데이터를 기억하고 있는 경우에 각각 대응하는, 노드 $Nr1$ 의 전압을 V_h 및 V_l 로 하면, 노드 $Ns2$ 의 전압은 전압 V_h 및 V_l 의 중간의 전압 V_m 으로 설정된다. 즉, 저항(168)의 저항치에 의해 전압 V_m 은 조정된다.

데이터 판독 회로(52a)는 노드 $Ns1$ 및 $Ns2$ 의 전압 차를 증폭시킴으로써, 기억 데이터의 레벨에 대응하는 선택 메모리 셀에서의 전압 변화를 감지 증폭하여, 판독 데이터 $DOUT$ 를 출력한다.

또한, 기준 전압 배선 SL 이 접지 전압 V_{ss} 와 결합되는 영역과, 비트선 BL 로 감지 전류 I_s 가 공급되는 영

2002-0071436

역은, 메모리 어레이(10)를 사이에 두고 열 방향으로 상호 반대쪽에 위치한다.

도 3을 참조하면, 기존 전압 배선 SL은 비트선 BL과 동일 배선층(예를 들면 M2)에서 동일 형상 또한 동일 재질로 형성된다. 이에 따라, 기존 전압 배선 SL 및 비트선 BL의 단위 길이당 전기 저항치는 마찬가지로 설정된다.

기존 전압 배선 SL 및 비트선 BL을 이와 같이 형성함과 함께, 도 2에 도시된 바와 같이, 메모리 어레이의 일단측과 그 반대측(타단측)의 각각에서, 각 기존 전압 배선 SL과 접지 전압 Vss의 결합 개소 및 감지 전류 Is가 공급되는 데이터 버스 DB와 각 비트선 BL의 결합 개소(즉, 커패시터 선택 게이트 CS6)를 설치함으로써, 선택된 메모리 셀 행의 위치에 관계없이, 감지 전류 Is의 전류 경로에 포함되는 비트선 BL 및 기존 전압 배선 SL의 저항치의 합을 거의 일정하게 유지할 수 있다.

이에 따라, 선택된 메모리 셀 행에 의존하여, 감지 전류 Is가 변동하는 것을 방지할 수 있다. 이 결과, 메모리 어레이 내에서 데이터 판독 시의 동작 마진을 동일하게 유지하여, RAM 디바이스 전체의 동작 마진을 충분히 확보할 수 있다.

또, 기존 전압 배선 SL은, 비트선 BL과 단위 길이당 저항치가 동일하게 되도록 설계되는 것이 필요하며, 이 조건이 만족되는 한, 각각의 배선을 다른 금속 배선층에 설치하는 것도 가능하다.

다음에 도 4를 참조하여 메모리 셀에 대한 데이터 판독 및 데이터 기입 동작을 설명한다.

우선, 데이터 기입 시의 동작에 대하여 설명한다.

도 2에서는, 데이터 기입에 관련된 주변 회로의 배치 및 구성의 도시를 생략하였지만, 메모리 셀 행에 각 대응하여 배치되는 기입 워드선 WL과, 비트선 BL의 전압 및 전류를 이하에 기술한 바와 같이 제어함으로써 데이터 기입을 실행할 수 있다.

워드선 드라이버(30)는 행 디코더(20)의 행 선택 결과에 따라, 선택 행에 대응하는 기입 워드선 WL의 전압을 선택 상태(H 레벨)로 구동한다. 비선택 행에서는, 기입 워드선 WL의 전압 레벨은 비선택 상태(L 레벨: 접지 전압 Vss) 그대로이다.

데이터 기입 시에는, 선택 행에 대응하는 기입 워드선 WL에서, 데이터 기입 전류 Ip가 흐른다. 한편, 비선택 행에서는 데이터 기입 전류는 흐르지 않는다.

판독/기입 제어 회로(50 및 60)는, 메모리 어레이(10)의 양단에서의 비트선 BL의 전압을 제어함으로써, 기입 데이터의 데이터 레벨에 따른 방향의 데이터 기입 전류를 생기게 한다. 예를 들면, '1'의 기입 데이터를 기입하는 경우에는, 판독/기입 제어 회로(60) 측의 비트선 전압을 고전압 상태(전원 전압 Vcc)로 설정하고, 반대측의 판독/기입 제어 회로(50) 측의 비트선 전압을 저전압 상태(접지 전압 Vss)로 설정한다. 이것에 의해, 판독/기입 제어 회로(60)로부터 판독 기입 제어 회로(50)로 향하는 방향으로 데이터 기입 전류 +Iw가 비트선 BL을 흐른다. 한편, '0'의 기입 데이터를 기입하는 경우에는, 판독/기입 제어 회로(50 및 60) 측의 비트선 전압을 고전압 상태(전원 전압 Vcc) 및 저전압 상태(접지 전압 Vss)로 각각 설정하고, 판독/기입 제어 회로(50)로부터 판독/기입 제어 회로(60)로 향하는 방향으로 데이터 기입 전류 -Iw가 비트선 BL을 흐른다.

이 때, 데이터 기입 전류 ±Iw를 각 비트선에 흘릴 필요는 없으며, 판독/기입 제어 회로(50 및 60)는, 데이터 버스 DB 및 커패시터 선택 게이트 CS61~CS6n을 통해, 선택 열에 대응하는 일부의 비트선으로 데이터 기입 전류 ±Iw를 선택적으로 흘리도록, 상술한 비트선 BL의 전압을 제어하면 된다.

다음에 데이터 판독 시의 동작에 대하여 설명한다.

도 2에서 설명한 바와 같이, 각 비트선 BL은 데이터 판독 동작에 앞서서, 전원 전압 Vcc로 프리차지된다. 데이터 버스 DB에 대해서도, 마찬가지로, 전원 전압 Vcc로 프리차지된다.

데이터 판독 시에, 워드선 드라이버(30)는 행 디코더(20)의 행 선택 결과에 따라 선택 행에 대응하는 판독 워드선 WL을 선택 상태(H 레벨)로 구동한다. 선택 행에서는, 판독 워드선 WL의 전압은, 비선택 상태(L 레벨: 접지 전압 Vss) 그대로이다. 또한, 후에 설명하는 데이터 메모리 셀에 대응하는 데이터 판독 워드선에 대해서도 행 선택 결과에 따라 구동된다.

선택된 메모리 셀 행에서, 판독 워드선 WL이 H 레벨로 활성화되면, 대응하는 액세스 트랜지스터 AT1이 턴 온하고, 자기 터널 접합부 MTJ는 접지 전압 Vss로 풀다운된다. 한편, 선택된 메모리 셀 열에서, 대응하는 비트선 BL에는 커패시터 선택 게이트 CS6 및 데이터 버스 DB를 통해 데이터 판독 회로(52a)에 의해, 일정한 감지 전류 Is가 흐른다.

따라서, 선택 메모리 셀에 대응하는 비트선 BL 및 데이터 버스 DB는, 기입 데이터 레벨에 따른 자기 터널 접합부 MTJ의 전기 저항치에 대응하는 전압(Vh 혹은 Vl)에 수렴해 간다. 한편, 선택된 메모리 셀 행에 속하는 메모리 셀 중, 비선택의 메모리 셀 열에 속하는 것에 대해서는, 데이터 베이스 DB와 결합되지 않기 때문에, 비트선 BL의 전압은 접지 전압 Vss까지 저하한다.

이러한 데이터 판독 동작에 의해, 기입 데이터 레벨에 따른 메모리 셀 MC의 전기 저항치의 차이를 전압 차로 변환하여 감지 증폭시켜, 데이터 판독을 실행할 수 있다.

또한, 비트선 BL의 프리차지 전압을, 접지 전압 Vss로 하여도 데이터 판독을 실행할 수 있다.

도 5는, 프리차지 전압을 접지 전압 Vss로 한 경우에서의 메모리 셀에 대한 데이터 판독 및 데이터 기입을 설명하는 타이밍차트이다.

도 5를 참조하면, 데이터 기입 시에서는, 데이터 기입 종료 후에서의 데이터 버스 DB의 설정 전압이, 데이터 판독에서의 프리차지에 대비하여, 접지 전압 Vss로 설정되는 점이 도 4와 비교하여 다르다. 다른 신호 배선의 전압 및 전류 파형은, 도 4에 도시한 바와 마찬가지로기 때문에 상세한 설명은 반복하지 않

록 2002-0071438

는다.

데이터 판독 전에, 비트선 BL 및 데이터 버스 DB는 접지 전압 Vss로 프리차지된다.

데이터 판독 시에서, 선택된 메모리 셀 열에 대응하는 비트선 BL은 읽기 선택 게이트 CSB 및 데이터 버스 DB를 통해 데이터 판독 회로(52a)에 의해 흡입되어 감지 전류 Is의 공급을 받는다. 한편, 비선택 메모리 셀 열에 대응하는 비트선은 접지 전압 Vss로 유지된다.

선택 메모리 셀에 대응하는 비트선 BL 및 데이터 버스 DB에서, 기억 데이터 레벨에 따른 전압 변화(상승)가 생긴다. 이 결과, 도 4의 경우와 마찬가지로, 비트선 BL 및 데이터 버스 DB는 기억 데이터 레벨에 따른 자기 터널 접합부 MTJ의 전기 저항치에 대응하는 전압으로 수렴해 간다. 이에 따라서, 기억 데이터 레벨을 반영한 메모리 셀의 전기 저항치의 차이를 전압 차로 변환하여 데이터 판독을 실행할 수 있다.

도 4 및 도 5에서 설명한 바와 같이, 데이터 판독 전에서의, 비트선 BL 및 데이터 버스 DB의 프리차지 전압은, 전원 전압 Vcc 및 접지 전압 Vss 중 어느 하나로 하여도 데이터 판독을 실행할 수 있다.

단, 프리차지 전압을 접지 전압 Vss로 한 경우에는, 선택된 비트선 BL에만 감지 전류 Is가 흘러, 비선택 비트선 BL에 대하여 프리차지를 위한 출전 전류 및 그 방전 전류를 흘릴 필요가 없기 때문에, 소비 전력을 저감시킬 수 있다.

한편, 전원 전압 Vcc를 프리차지 전압으로 한 경우에는, 소비 전력은 상대적으로 증가하지만, 비트선 BL 및 데이터 버스 DB의 전압 변화를 신속하게 발생시킬 수 있으므로 데이터 판독을 고속화할 수 있다. 따라서, 프리차지 전압은 이러한 특성을 고려하여 설정하면 된다.

[실시예 1의 변형예 1]

도 6을 참조하면, 실시예 1의 변형예 1에 따른 구성에서는, 도 2에 도시한 실시예 1에 따른 구성과 비교하면, 기준 전압 배선 SL이 행 방향으로 인접하는 메모리 셀 사이에서 공유되는 점이 다르다. 예를 들면, 비트선 BL1 및 BL2에 각각 대응하는 제1번째 및 제2번째의 메모리 셀 열에 속하는 메모리 셀은, 동일한 기준 전압 배선 SL1을 공유한다. 이후의 메모리 셀 열에 대해서도, 기준 전압 배선 SL은 마찬가지로 배치된다. 따라서, 메모리 어레이(10) 전체에서는, k개(k: m/2로 나타나는 자연수)의 기준 전압 배선 SL1~SLk가 배치된다.

또, 도 6에서는, 메모리 어레이(10)에 행렬형으로 배치되는 메모리 셀 Mc 중, 제j번째(j: 1~n의 자연수)의 메모리 셀 행에 대응하는 판독 워드선 RWj 및 대응하는 메모리 셀의 일부를 대표적으로 도시하고 있지만, 그 밖의 메모리 셀 행 및 메모리 셀 열에서도, 마찬가지로 판독 워드선 및 메모리 셀 MC가 배치되어 있다. 이후의 도면에서도, 메모리 어레이(10)의 도시는 마찬가지로 한다.

또한, 프리차지 트랜지스터(54-1~54-m)는 비트선 프리차지 신호 BLPRE에 응답하여, 대응하는 비트선 BL1~BLm의 각각을, 접지 전압 Vss로 프리차지한다.

이와 같이, 비트선 BL의 프리차지 전압을, 판독 기준 전압으로서 공급되는 접지 전압 Vss와 동일하게 설정함으로써, 대응하는 판독 워드선 RW에 활성화된 경우에서도, 비선택의 메모리 셀 열에 대응하는 비트선 BL로는 전류가 흐르지 않고, 기준 전압 배선 SL을 공유하는 것이 가능해진다. 이 결과, 신호 배선 수를 삭감하여, 메모리 어레이(10)를 더욱 고집적화하는 것이 가능해진다.

그 밖의 부분의 구성 및 동작은, 실시예 1과 마찬가지로 하기 때문에 상세한 설명은 반복하지 않는다.

즉, 인접하는 메모리 셀 열에 의해 공유되는 기준 전압 배선 SL의 각각과, 비트선 BL의 각각은, 실시예 1과 마찬가지로, 단위 길이당 전기 저항치가 동일하게 되도록 형성되기 때문에, 메모리 어레이 내에서 데이터 판독 시의 동작 마진을 동일하게 유지하여, MRAM 디바이스 전체의 동작 마진을 충분히 확보할 수 있다.

[실시예 1의 변형예 2]

도 7을 참조하면, 실시예 1의 변형예 2에 따른 구성에서는, 각 비트선 BL은, 플드형 구성에 따라 배치된다.

메모리 어레이(10)에 있어서, 메모리 셀 열에 각각 대응하여, 비트선 BL1~BLm의 각각과 상보의 비트선 /BL1~/BLm이 더욱 배치된다. 비트선 BL1 및 /BL1은 비트선쌍을 구성한다. 이후의 메모리 셀 열에서도 마찬가지로 비트선쌍이 구성된다.

비트선/BL1~/BLm의 각각은, 단위 길이당 전기 저항치가 비트선 BL1~BLm의 각각과 유사하게 되도록, 실시예 1에서의 비트선 BL 및 기준 전압 배선 SL과 마찬가지로 배치된다.

또, 비트선쌍의 한쪽과 다른 쪽을 각각 구성하는, 비트선 BL1~BLm 및 /BL1~/BLm을 각각 총칭하는 경우에는, 비트선 BL 및 /BL로 표기하도록 한다.

기준 전압 배선 SL1~SLm은 인접하는 메모리 셀 열의 각각에 대응하여 배치되며, 인접하여 배치되는 동일한 메모리 셀 열에 속하는 메모리 셀 사이에서 공유된다.

기준 전압 배선 SL1~SLm의 각각은 비트선 BL1, /BL1~BLm, /BLm의 각각과, 단위 길이당 전기 저항치가 되도록, 실시예 1과 마찬가지로 배치된다.

메모리 셀 MC는 1행마다, 비트선 BL1~BLm 및 /BL1~/BLm 중 어느 한쪽과 결합된다. 예를 들면, 제j번째의 메모리 셀 행에 속하는 메모리 셀 MC는 비트선 BL1~BLm과 결합되고, 제(j+1)번째의 메모리 셀 행에 속하는 메모리 셀 MC는 비트선 /BL1~/BLm과 접속된다.

이 결과, 판독 워드선 RW에 행 선택 결과에 따라 선택적으로 활성화되면, 비트선쌍의 한쪽 BL1~BLm 및 비트선쌍의 다른 쪽 /BL1~/BLm 중 어느 한쪽이 MTJ 메모리 셀 MC와 결합된다.

록 2002-0071438

메모리 어레이(10)는, 또한, 비트선 BL1, /BL1 내지 BL_m, /BL_m의 각각에 대응하여 더미 행을 형성하도록 설치되는 복수의 더미 메모리 셀 DMC를 갖는다.

더미 메모리 셀 DMC의 각각은, 더미 기억부 DMJ와 액세스 트랜지스터 DATR을 갖는다.

더미 메모리 셀 DMC는, 더미 판독 워드선 DRWL0 및 DRWL1 중 어느 한쪽에 의해 선택된다. 더미 판독 워드선 DRWL0에 의해 선택되는 더미 메모리 셀군은, 더미 판독 워드선 DRWL0의 활성화에 응답하여 도통하는 액세스 트랜지스터 DATR을 갖는다. 따라서, 더미 판독 워드선 DRWL0의 활성화에 응답하여, 비트선 BL1~BL_m과 기준 전압 배선 SL1~SL_m의 각각의 사이에, 더미 기억부 DMJ가 전기적으로 결합된다.

한편, 더미 판독 워드선 DRWL1에 의해 선택되고 남은 더미 메모리 셀군은, 더미 판독 워드선 DRWL1의 활성화에 응답하여 도통하는 액세스 트랜지스터 DATR을 갖는다. 따라서, 더미 판독 워드선 DRWL1의 활성화에 응답하여, 비트선 BL1~BL_m과 기준 전압 배선 SL1~SL_m의 각각의 사이에 더미 기억부 DMJ가 전기적으로 결합된다.

더미 판독 워드선 DRWL0 및 DRWL1은, 비트선상의 한쪽 BL1~BL_m 및 다른 쪽 /BL1~BL_m 중, 선택된 메모리 셀 행에 속하는 메모리 셀 MC와 비접속이 된 한쪽을, 더미 메모리 셀 DMC와 각각 결합하도록 워드선 드라이브(30)에 의해 선택적으로 활성화된다. 이 결과, 비트선상의 한쪽 BL1~BL_m 및 다른 쪽 /BL1~BL_m은 선택된 메모리 셀 행에 대응하는 m 개의 MTJ 메모리 셀 및 n 개의 더미 메모리 셀의 한쪽과 각각 결합된다.

이와 설명한 바와 같이 메모리 셀 MC의 전기 저항치는, 기억 데이터의 레벨에 따라 변화한다. 여기서, H 레벨('1') 데이터를 기억한 경우에서의 MTJ 메모리 셀의 전기 저항치를 R_H 로 하고, L 레벨('0') 데이터를 기억한 경우에서의 메모리 셀 MC의 전기 저항치를 R_L 로 하면, 더미 기억부 DMJ의 전기 저항치 R_D 는, R_H 와 R_L 와의 중간 값으로 설정된다. 이에 따라, 더미 메모리 셀 DMC와 결합된 비트선에 생기는 전압 변화와, 메모리 셀 MC와 결합된 비트선에 생기는 전압 변화를 비교함으로써 데이터 판독의 대상이 된, 선택된 메모리 셀에서의 기억 데이터의 레벨을 판독할 수 있다.

또한, 데이터 버스 DB와 상보의 데이터 버스 /DB가 배치된다. 데이터 버스 DB 및 데이터 버스 /DB는 데이터 버스상 DBP를 구성한다.

데이터 버스 /DB는, 데이터 버스 DB와, 단위 길이당 전기 저항치가 마찬가지로 되도록, 실시예 1에서의 비트선 BL에 대한 기준 전압 배선 SL과 마찬가지로 배치된다.

컬럼 선택 게이트 CS01~CS_m의 각각은, 데이터 버스 DB 및 /DB와 대응하는 비트선 BL 및 /BL 사이에 각각 전기적으로 결합되는 2개의 트랜지스터 스위치를 갖는다. 이들 트랜지스터 스위치는, 대응하는 컬럼 선택선 CSL의 활성화에 응답하여 온한다. 이에 따라, 선택된 메모리 셀 열에 대응하는 비트선쌍을 구성하는 비트선 BL 및 /BL의 각각에 대하여 데이터 버스 DB, /DB와 컬럼 선택 게이트 CS0를 통해 감지 전류 I_s 가 데이터 판독 회로(52b)로부터 공급된다.

데이터 판독 회로(52b)는, 도 2에 도시한 데이터 판독 회로(52a)와 비교하여, 저항(168)을 구비하지 않는 점 및, 트랜지스터(64)가 데이터 버스 /DB와 결합되는 노드 N2와 노드 Ns2 사이에 전기적으로 결합되는 점이 다르다. 데이터 판독 회로(52b)의 그 밖의 부분의 구성은, 데이터 판독 회로(52a)와 마찬가지로기 때문에 상세한 설명은 반복하지 않는다.

데이터 판독 회로(52b)는, 데이터 버스 DB 및 /DB의 각각에 대하여 동일한 감지 전류 I_s 를 공급함과 함께 데이터 버스 DB 및 /DB의 사이의 전압 차를 감지 증폭시켜, 데이터 판독을 실행한다.

이러한 구성으로 함으로써, 실시예 1에 따른 구성에 의해 얻을 수 있는 효과 외에, 불드형 비트선 구성에 기초하여 데이터 판독을 실행할 수 있기 때문에, 데이터 판독 마진을 충분히 확보하는 것이 가능해져서 데이터 판독 동작을 더욱 안정화시킬 수 있다.

또한, 메모리 셀 MC에 대하여 공급되는 감지 전류(도면 중의 I_{sc})와 더미 메모리 셀 DMC에 대하여 공급되는 감지 전류(도면 중의 I_{sd})의 각각에 포함되는, 비트선 BL 및 기준 전압 배선 SL의 전기 저항치의 합은 마찬가지로기 때문에, 이들 감지 전류를 동일 레벨로 설정하여, 상보적으로 동작시키는 데이터 판독의 마진을 향상시키는 것이 가능해진다.

또, 도 7에서는, 더미 메모리 셀 DMC를, 메모리 어레이(10)의 단부에 배치하는 구성을 나타내었기 때문에, 메모리 셀 MC와 더미 메모리 셀 DMC로 기준 전압 배선 SL을 공유하여도 큰 지장은 없다. 그러나, 더미 메모리 셀의 배치에 의해 기준 전압 배선의 공유에 지장이 생기는 경우에는, 더미 메모리 셀 DMC용과 노멀 메모리 셀 MC용으로 기준 전압 배선 SL을 독립적으로 배치하는 것도 가능하다.

[실시예 2]


실시예 2에서는 선택된 메모리 셀 열의 위치에 의존하며, 데이터 버스 DB 상의 감지 전류 경로에서의 저항치의 변동을 방지하는 구성에 대하여 설명한다.

도 8을 참조하면, 실시예 2에 따른 구성에서는 도 2에 도시한 실시예 1에 따른 구성 외에, 의사 데이터 버스 SDB가 배치되는 점이 다르다. 의사 데이터 버스 SDB는 실시예 1에서의 기준 전압 배선 SL과 비트선 BL 사이의 관계와 마찬가지로, 데이터 버스 DB 사이에서 단위 길이당 전기 저항치가 동일하게 되도록 배치된다. 의사 데이터 버스 SDB는 메모리 어레이(10)를 사이에 두고, 데이터 버스 DB와 반대측의 영역에 행방향을 따라 배치된다.

의사 데이터 버스 SDB는 판독 기준 전압인 접지 전압 V_{ss} 와 결합된다.

데이터 판독 회로(52a)와 데이터 버스 DB가 접속되는 영역과, 의사 데이터 버스 SDB와 접지 전압 V_{ss} 가 결합되는 영역은, 행 방향을 따라 메모리 어레이(10)를 사이에 두고 상호 반대측에 위치한다.

또한, 의사 데이터 버스 SDB는 기준 전압 배선 SL1~SL_m의 각각과 전기적으로 결합된다. 따라서, 각 기


 록 2002-0071438


준 전압 배선 SL은 익사 데이터 버스 SDB를 통해 접지 전압 Vss와 결합된다.

익사 데이터 버스 SDB는 각 메모리 셀 열에 공통으로 배치된다. 따라서, 데이터 판독의 고정밀도화를 도모하기 위해서는, 데이터 판독 전류 Is 이외의 전류가 익사 데이터 버스 SDB를 흐르지 않도록, 각 비트선 BL의 프리차지 전압을, 판독 기준 전압과 동일 전압, 즉, 접지 전압 Vss로 설정하는 것이 필요하다.

이러한 구성으로 함으로써, 선택 메모리 셀 열의 위치가 변화하여도, 감지 전류 Is의 전류 경로에 포함되는, 데이터 버스 DB 및 익사 데이터 버스 SDB의 전기 저항치의 합을 거의 일정하게 유지할 수 있다. 이에 따라, 선택된 메모리 셀 열에 의존하여, 감지 전류 Is의 전류치가 변동하는 것을 더욱 방지할 수 있다. 이 결과, 메모리 어레이 내에서 데이터 판독 시의 동작 마진을, 더욱 동일하게 유지할 수가 있어 MRAM 디바이스 전체의 동작 마진을 충분히 확보할 수 있다.

[실시예 2의 변형예 1]

도 9를 참조하면, 실시예 2의 변형예 1에 따른 구성에서는, 도 6에 도시한 실시예 1의 변형예 1에 따른 구성 외에, 도 8과 마찬가지로의 익사 데이터 버스 SDB가 또한 배치된다. 인접하는 메모리 셀에 의해 공유되는 기준 전압 배선 SL1~SLk의 각각은 익사 데이터 버스 SDB를 통해 접지 전압 Vss와 결합된다. 그 밖의 부분의 구성은 도 6과 마찬가지로이기 때문에, 상세한 설명은 반복하지 않는다.

이러한 구성으로 함으로써, 선택된 메모리 셀 열에 의존하여, 감지 전류 Is의 전류치가 변동하는 것을 더욱 방지할 수 있다. 이 결과, 실시예 1의 변형예 1에 따른 효과 외에, 메모리 어레이 내에서 데이터 판독 시의 동작 마진을, 더욱 동일하게 유지할 수 있다.

[실시예 2의 변형예 2]

도 10을 참조하면, 실시예 2의 변형예 2에 따른 구성에 있어서는, 도 7에 도시한 실시예 1의 변형예 2에 따른 구성 외에, 익사 데이터 버스 SDB 및 익사 데이터 버스 SDBd가 더욱 배치된다.

익사 데이터 버스 SDB 및 익사 데이터 버스 SDBd는 메모리 어레이(10)를 사이에 두고, 데이터 버스 db와 반대쪽의 영역에 행 방향을 따라 배치된다.

익사 데이터 버스 SDB 및 익사 데이터 버스 SDBd의 각각과, 데이터 버스 DB 및 /DB의 각각은, 단위 길이당 전기 저항치가 마찬가지로 되도록, 실시예 1에서의 기준 전압 배선 SL과 비트선 BL 사이의 관계와 마찬가지로 배치된다.

익사 데이터 버스 SDB 및 익사 데이터 버스 SDBd의 각각은, 판독 기준 전압인 접지 전압 Vss와 결합된다. 데이터 버스 DB 및 /DB가 접속되는 영역과, 익사 데이터 버스 SDB 및 익사 데이터 버스 SDBd와 접지 전압 Vss가 결합되는 영역은, 행 방향을 따라서, 메모리 어레이(10)를 사이에 두고 상호 반대쪽에 위치한다.

메모리 셀 MC에 대하여 접지 전압 Vss를 공급하기 위한 기준 전압 배선 SL1~SLm과, 데이터 메모리 셀 DNC에 대하여 접지 전압 Vss를 공급하기 위한 데이터 기준 전압 배선 SLd1~SLdm은 독립적으로 배치된다. 또, 데이터 기준 전압 배선 SLd1~SLdm을 충전하는 경우에는, 단순히 부호 SLd를 이용하도록 한다.

익사 데이터 버스 SDB는 기준 전압 배선 SL1~SLm의 각각과 결합되고, 익사 데이터 버스 SDBd는 데이터 기준 전압 배선 SLd1~SLdm의 각각과 결합된다.

각 기준 전압 배선 SL 및 데이터 기준 전압 배선 SLd는, 각 비트선 BL과 단위 길이당 전기 저항치가 마찬가지로 되도록, 실시예 1에서의 기준 전압 배선 SL과 비트선 BL 사이의 관계와 마찬가지로 형성된다. 그 밖의 부분의 구성은, 도 7과 마찬가지로이기 때문에, 상세한 설명은 반복하지 않는다.

이러한 구성으로 함으로써, 메모리 어레이(10) 내에서, 선택되는 메모리 셀 MC에 속하는 행 및 열의 양방향에 의존하지 않고, 감지 전류 Is의 전류 경로에 포함되는 신호 배선의 전기 저항치의 합을 거의 일정치로 유지하여, 감지 전류 Is의 변동을 방지할 수 있다.

또한, 메모리 셀 MC에 대하여 공급되는 감지 전류(도면 중의 Isc)와, 데이터 메모리 셀 DNC에 대하여 공급되는 감지 전류(도면 중의 Isd)에 대해서도, 선택되는 메모리 셀 MC가 속하는 행 및 열의 양방향에 의존하지 않고도 동일 레벨로 설정할 수 있기 때문에, 상보적으로 동작시키는 데이터 판독의 마진을 향상시키는 것이 가능해진다.

이 결과, 실시예 1의 변형예 2에 따른 효과 외에, 메모리 어레이 내에서 데이터 판독 시의 동작 마진을, 더욱 동일하게 유지할 수 있다.

[실시예 3]

도 11을 참조하면, 실시예 3에 따른 구성에서는, 데이터 메모리 셀 DNC는 데이터 열을 구성하도록 배치된다. 이것에 대응하여, 메모리 어레이(10)에서는 데이터 열에 대응하여, 데이터 비트선 DBL 및 데이터 기준 전압 배선 SLd가 설치된다.

각 기준 전압 배선 SL, 데이터 기준 전압 배선 SLd, 각 비트선 BL 및 데이터 비트선 DBL은, 단위 길이당 전기 저항치가 마찬가지로 되도록, 실시예 1에서의 기준 전압 배선 SL과 비트선 BL 사이의 관계와 마찬가지로 형성된다. 그 밖의 부분의 구성은, 도 7과 마찬가지로이기 때문에 상세한 설명은 반복하지 않는다.

데이터 버스쌍 DBP를 구성하는 데이터선의 한쪽 /DB와, 데이터 비트선 DBL 사이에는 커패시터 선택 게이트 CSGd가 배치된다. 커패시터 선택 게이트 CSGd는 커패시터 선택 CSLd의 활성화에 응답하여 온한다. 데이터 판독 시에서는, 선택되는 메모리 셀 열에 관계없이, 커패시터 선택 CSLd는 활성화된다.

이러한 구성으로 함으로써, 데이터 메모리 셀 DNC를, 데이터 열을 구성하도록 배치하는 경우에서도, 실시예 2의 변형예 2와 마찬가지로 데이터 판독 동작의 안정화를 도모할 수 있다.

또, 메모리 어레이(10)에서의, 메모리 셀 MC에 대응하는 기준 전압 배선 SL의 배치는 실시예 2의 변형예



2002-0071438

1과 마찬가지로, 인접하는 메모리 셀 행 간에 공유하여 메모리 어레이(10)의 고집적화를 도모할 수 있다.

[실시예 4]

실시예 4에서는, 계층 데이터선 구성을 적용한 데이터 판독에 대하여 설명한다.

도 12는 본 발명의 실시예 4에 따른 MRAM 디바이스의 데이터 판독에 관련된 구성을 나타내기 위한 도면이다.

도 12를 참조하면, 실시예 4에 따른 MRAM 디바이스에서는, 복수의 메모리 어레이가 행렬형으로 배치된다. 이들 메모리 어레이는, 열 방향을 따라 복수의 블록 BLKa, BLKb, ...로 분할된다.

도 12에는, 메모리 어레이(10-a1, 10-a2, 10-b1, 10-b2)가 대표적으로 예시된다. 열 방향에 인접하는 메모리 어레이(10-a1 및 10-a2)는 동일한 블록 BLKa에 속한다. 마찬가지로, 메모리 어레이(10-b1 및 10-b2)는 동일한 블록 BLKb에 속한다.

각 블록에 대응하여, 데이터 판독 회로, 글로벌 데이터 버스쌍 및 의사 글로벌 데이터 버스가 배치된다. 도 12에서는, 블록 BLKa에 대응하는 데이터 판독 회로(53-a), 글로벌 데이터 버스쌍 608Pa 및 의사 글로벌 데이터 버스 S608a와, 블록 BLKb에 대응하는, 데이터 판독 회로(53-b), 글로벌 데이터 버스쌍 608Pb 및 의사 글로벌 데이터 버스 S608b가 대표적으로 도시된다.

글로벌 데이터 버스쌍 608Pa는 글로벌 데이터 버스 608a 및 /608a로 구성된다. 마찬가지로, 글로벌 데이터 쌍 608Pb는 글로벌 데이터 버스 608b 및 /608b로 구성된다.

데이터 판독 시에는, 각 블록에서 독립적으로 메모리 셀이 선택된다. 데이터 판독 회로(53-a 및 53-b)의 각각은, 대응하는 글로벌 데이터 버스쌍을 구성하는 글로벌 데이터 버스의 각각으로 감지 전류 Is를 공급하여 데이터 판독을 실행한다. 데이터 판독 회로(53-a 및 53-b)의 구성 및 동작은, 도 7에 도시한 데이터 판독 회로(52b)와 마찬가지로 하기 때문에 상세한 설명은 반복하지 않는다.

이하에서는, 글로벌 데이터 버스쌍, 글로벌 데이터 버스 및 의사 글로벌 데이터 버스를 총괄적으로 표기하는 경우에는, 부호 608P, 608 (/608) 및 S608을 각각 이용하도록 하고, 특정한 글로벌 데이터 버스쌍, 글로벌 데이터 버스 및 의사 글로벌 데이터 버스를 취급하는 경우에는, 이를 부호에 첨자를 붙여 608Pa, 608a(/608a) 및 S608a와 같이 표기하도록 한다.

글로벌 데이터 버스 608, /608 및 의사 글로벌 데이터 버스 S608은 열 방향을 따라 배치된다. 글로벌 데이터 버스 608, /608 및 의사 글로벌 데이터 버스 S608의 각각은, 단위 길이당 전기 저항치가 마찬가지로 되도록 배치된다.

각 데이터 판독 회로(53)와 각 글로벌 데이터 버스쌍 608P가 결합되는 영역과, 각 의사 글로벌 데이터 버스 S608와 판독 기준 전압인 접지 전압 Vss가 결합되는 영역은, 행렬형으로 배치되는 메모리 어레이군들 사이에 두고, 상호 반대쪽에 위치한다.

이러한 구성으로 함으로써, 각 블록에서 선택 메모리 셀이 속하는 메모리 어레이의 위치에 의존하지 않고, 데이터 판독 전류의 경로에 포함되는, 글로벌 데이터 버스 608 (/608) 및 의사 글로벌 데이터 버스 S608의 전기 저항치의 합을 거의 일정하게 하여, 감지 전류 Is를 일정하게 유지할 수 있다.

메모리 어레이(10-a1, 10-a2, ...)의 각각은, 도 10에 도시한 메모리 어레이(10)와 마찬가지로의 구성을 갖는다. 따라서, 각각의 메모리 어레이 내 및 그 주변에 배치되는, 복수의 메모리 셀 MC, 비트선 BL, 기준 전압 배선 SL 및 컬럼 선택 게이트 CSG에 대해서는, 각각을 별도로 구별하지 않고 총괄적인 부호를 이용하여 표기한다.

이들 메모리 어레이의 각각에 대응하여, 대응하는 글로벌 데이터 버스쌍 608P와 결합되는 로컬 데이터 버스쌍 L08P가 설치된다. 각 로컬 데이터 버스쌍 L08P는 도 10에 도시한 데이터 버스쌍 08P에 상응하며, 로컬 데이터 버스 L08 및 /L08를 갖는다.

도 12에는, 메모리 어레이(10-a1, 10-a2, 10-b1 및 10-b2)의 각각 대응하여 배치되는, 로컬 데이터 버스쌍 L08Pa1, L08Pa2, L08Pb1 및 L08Pb2가 대표적으로 나타난다.

로컬 데이터 버스쌍 L08Pa1은, 로컬 데이터 버스 L08a1 및 /L08a1에 의해 구성된다. 로컬 데이터 버스쌍 L08Pa2는, 로컬 데이터 버스 L08a2 및 /L08a2에 의해 구성된다. 로컬 데이터 버스쌍 L08Pb1은 로컬 데이터 버스 L08b1 및 /L08b1에 의해 구성된다. 로컬 데이터 버스쌍 L08Pb2는 로컬 데이터 버스 L08b2 및 /L08b2에 의해 구성된다.

이하에서는, 이들 로컬 데이터 버스쌍 및 로컬 데이터 버스를 총칭하는 경우에는, 단순히 부호 L08P 및 L08(/L08)를 이용하도록 한다.


각 메모리 어레이에 대응하여 도 7과 마찬가지로의 컬럼 선택 게이트 CSG에 메모리 셀 열에 대응하여 각각 배치된다. 컬럼 선택 게이트 CSG는 대응하는 컬럼 선택선 CSL의 활성화에 따라 선택적으로 온한다. 컬럼 선택선 CSL은 열 방향으로 인접하는 메모리 어레이 사이에서 공유할 수 있다.

메모리 어레이 중의 비트선 BL 및 /BL은 대응하는 컬럼 선택 게이트를 통해, 로컬 데이터 버스쌍 L08P를 구성하는 로컬 데이터 버스 08P 및 /08P의 각각과 전기적으로 결합된다.

이와 같이 데이터 버스를 계층화함으로써, 글로벌 데이터 버스쌍 608P 및 로컬 데이터 버스쌍 L08P의 부하 용량을 저감시켜 데이터 판독을 고속화할 수 있다.

또한, 각 메모리 어레이에 대응하여 도 7에 도시한 의사 데이터 버스 S08에 상응하는, 의사 로컬 데이터 버스 SLO8가 배치된다. 도 12에는, 메모리 어레이(10-a1, 10-a2, 10-b1 및 10-b2)의 각각 대응하여 배치되는, 의사 로컬 데이터 버스 SLO8a1, SLO8a2, SLO8b1 및 SLO8b2가 대표적으로 나타난다.

각 의사 로컬 데이터 버스 SLO8는, 로컬 데이터 버스쌍 L08P를 구성하는 로컬 데이터 버스 L08 및 /L08의


 록 2002-0071438


각각과, 단위 깊이당 전기 저항치가 마찬가지로 되도록 설계된다.

표기는 생략하고 있지만, 각 메모리 어레이에서 도 10에 도시한, 데이터 메모리 셀 DMC, 데이터 기준 전압 배선 SL0 및 의사 데이터 데이터 버스 SDB에 상당하는 배선이 배치된다.

따라서, 실시예 2의 변형에 2와 마찬가지로, 각 메모리 어레이 내에서 선택되는 메모리 셀의 위치에 의존하지 않고, 감지 전류 Is를 일정하게 유지할 수 있다. 이 결과, 실시예 4에 따른 HPA에 디바이스에서는 데이터 버스를 계층화함으로써, 데이터 판독의 고속화를 도모함과 함께 선택되는 메모리 어레이 및 메모리 셀의 위치에 의존하지 않고, 데이터 판독 마진을 마찬가지로 확보하여 안정적인 데이터 판독을 실행할 수 있게 된다.

또, 행렬형으로 배치되는 메모리 어레이의 각각에 대해서는, 실시예 1 내지 3 및 이들 변형예로 나타낸 어느 한쪽의 메모리 어레이(10)의 구성을 적용시키는 것도 가능하다. 그 경우에는, 필요에 따라 글로벌 데이터 버스쌍 및 로컬 데이터 버스쌍을, 데이터 버스쌍이 아니라 단선의 데이터선으로서 배치함과 함께 데이터 판독 회로(53)의 구성을, 도 2에 도시한 데이터 판독 회로(52a)와 마찬가지로 하면 된다.

또, 실시예 1 내지 4 및 이들 변형예에서는, 기준 전압 배선 SL에 의해 공급되는 판독 기준 전압이 집지 전압 Vss인 경우만을 나타내고 있지만, 이 판독 기준 전압은 다른 전압, 예를 들면 전원 전압 Vcc로 하여도 좋다. 이 경우에는, 데이터 판독 회로(52a, 52b 및 53)에서, 데이터 버스 마를 집지 전압 Vss로 뽑아 올리는 등, 각각의 도면에서 도시한 전압의 극성을 반전시키면 된다.

[실시예 5]

실시예 5에서는, 고집적화에 적합한, 다이오드를 액세스 소자로서 이용한 구성의 메모리 셀을 적용한 경우에서의 데이터 판독의 안정화에 대하여 설명한다.

도 13을 참조하면, 다이오드를 이용한 MTJ 메모리 셀 MCD는 자기 터널 접합부 MTJ와, 액세스 다이오드 M을 구비한다. 액세스 다이오드 M은 자기 터널 접합부 MTJ로부터 워드선 WL을 향하는 방향을 순방향으로 하여 양자간에 결합된다. 비트선 BL은 워드선 WL과 교차하는 방향으로 설치되고, 자기 터널 접합부 MTJ와 결합된다.

MTJ 메모리 셀 MCD에 대한 데이터 기입은, 워드선 WL 및 비트선 BL에 데이터 기입 전류를 흘림으로써 행해진다. 데이터 기입 전류의 방향은 액세스 트랜지스터를 이용한 메모리 셀의 경우와 마찬가지로, 기입 데이터의 데이터 레벨에 따라 설정된다.

한편, 데이터 판독 시에는, 선택된 메모리 셀에 대응하는 워드선 WL은 저전압(예를 들면 집지 전압 Vss) 상태로 설정된다. 이 때, 비트선 BL을 고전압(예를 들면 전원 전압 Vcc) 상태로 프리차지해 둬으로써 액세스 다이오드 M이 순 바이어스되어 도통하고, 감지 전류 Is를 자기 터널 접합부 MTJ로 흘릴 수 있다.

한편, 비선택된 메모리 셀에 대응하는 워드선 WL은, 고전압 상태로 설정되기 때문에, 대응하는 액세스 다이오드 M은 역 바이어스되어 비도통 상태를 유지하여, 감지 전류 Is는 흐르지 않는다.

이와 같이 하여, 액세스 다이오드를 이용한 MTJ 메모리 셀에서도 데이터 판독 및 데이터 기입을 실행할 수 있다.

도 14를 참조하면, 반도체 주 기판 SUB 상의 n형 영역 NAR과, n형 영역 NAR 상에 설치된 p형 영역 PAR에 따라 액세스 다이오드 M이 형성된다.

액세스 다이오드 M의 캐소드에 상당하는 n형 영역 NAR은 금속 배선층 M1에 형성된 워드선 WL과 결합된다. 액세스 다이오드 M의 애노드에 상당하는 p형 영역 PAR은, 배리어 메탈(140) 및 금속막(150)을 통해 자기 터널 접합부 MTJ와 전기적으로 결합된다. 비트선 BL은 금속 배선층 M2에 배치되고, 자기 터널 접합부 MTJ와 결합된다. 이와 같이, 액세스 트랜지스터를 대신하여 액세스 다이오드를 이용함으로써, 고집적화에 유리한 MTJ 메모리 셀을 구성할 수 있다.

그러나, 데이터 기입 시에는, 워드선 WL 및 비트선 BL에는 데이터 기입 전류가 흐르기 때문에, 이들 배선에서 데이터 기입 전류에 의한 전압 강하가 각각 발생된다. 이러한 전압 강하가 발생된 결과, 워드선 WL 및 비트선 BL 상에서의 전압 분포에 따라, 데이터 기입의 대상으로 되어 있지 않은 MTJ 메모리 셀의 일부에서, 액세스 다이오드 M의 PN 접합이 온될 우려가 있다. 이 결과, 예기치 않은 전류가 MTJ 메모리 셀을 흐르므로써 잘못된 데이터 기입이 실행될 우려가 있다.


다음에, 다이오드를 이용한 MTJ 메모리 셀의 다른 구성예를 나타낸다.

도 15를 참조하면, 다이오드를 이용한 MTJ 메모리 셀 MCD는 도 13에 도시한 구성과 마찬가지로, 자기 터널 접합부 MTJ 및 액세스 다이오드 M을 구비한다. MTJ 메모리 셀 MCD에서는 판독 워드선 RWL과 기입 워드선 WL이 분할하여 배치되는 점이, 도 13에 도시한 MTJ 메모리 셀 MCD의 구성과 다르다. 비트선 BL은 기입 워드선 WL 및 판독 워드선 RWL과 교차하는 방향으로 배치되고, 자기 터널 접합부 MTJ와 전기적으로 결합된다.

액세스 다이오드 M은 자기 터널 접합부 MTJ로부터 판독 워드선 RWL을 향하는 방향을 순방향으로 하여, 양자간에 결합된다. 기입 워드선 WL은, 다른 배선과 접속되지 않고, 자기 터널 접합부 MTJ와 근접하여 설치된다.

MTJ 메모리 셀 MCD에서는, 데이터 기입 시에 있어서, 판독 워드선 RWL에 전류를 흘릴 필요가 없기 때문에, 판독 워드선 RWL의 전압을 안정적으로 고전압 상태(전원 전압 Vcc)로 유지하여, 액세스 다이오드 M을 확실하게 역 바이어스하여 비도통 상태를 유지할 수 있다. 따라서, 도 13에 도시한 MTJ 메모리 셀 MCD와 비교하여 데이터 기입 동작의 안정화를 도모할 수 있다.

도 16를 참조하면, MTJ 메모리 셀 MCD는 독립한 배선으로서 배치되는 기입 워드선 WL을 더욱 구비하는 점에서, 도 14에 도시한 MTJ 메모리 셀 MCD의 구조와 다르다. 그 밖의 부분의 구조는, 도 14와 마찬가


 록 2002-0071439

지이기 때문에, 상세한 설명은 반복하지 않는다. 기입 워드선 W_n 은, 예를 들면 판독 워드선 R_n 과 동일한 금속 배선을 비에 형성할 수 있다.

또, 동일 행에 속하는 MTJ 메모리 셀 MCD 사이에서, 액세스 다이오드 D의 캐소드에 상당하는 n 형 영역 HAP퍼리 전기적으로 결합함으로써, 판독 워드선 R_n 을 특히 설치하지 않고, 도 15에 도시한 액세스 다이오드 D와 판독 워드선 R_n 의 결합 관계를 실현할 수도 있다. 이러한 구성으로 하면, 고집적화 및 동작의 안정화가 양립할 수 있다.

또, 도 13 및 도 15에 각각 도시한 메모리 셀 MCD 및 MCD0는, 데이터 판독에 관한 구성은 동일하기 때문에, 이하에서는, 대표적으로 메모리 셀 MCD를 배치한 메모리 어레이(10)에서의 데이터 판독의 안정화에 대하여 설명한다. 즉, 이하의 설명에서, 메모리 셀 MCD는 메모리 셀 MCD0로 치환하는 것이 가능하다.

또한, 이하의 설명에서, 다이오드를 이용한 메모리 셀 MCD, MCD0에서도, 액세스 트랜지스터를 이용한 메모리 셀 MC와 마찬가지로, 각 메모리 셀에서의 자기 터널 집합부 MTJ에 상당하는 부분에 대해서는, 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 소자로 치환하는 것이 가능하다.

도 17을 참조하면, 메모리 어레이(10)에서, 도 15에 도시한 구성을 갖는 메모리 셀 MCD가 n 행 \times m 열에 행렬형으로 배치된다. 도 17에서는, 데이터 판독 동작과는 관계없는 기입 워드선 W_n 의 표기는 생략된다.

워드선 드라이버(30)는 판독 워드선 $R_{W1} \sim R_{Wn}$ 에 각각 대응하여 설치되는, 워드 드라이버 $R_{WD1} \sim R_{WDn}$ 을 갖는다. 이하에서는, 워드 드라이버 $R_{WD1} \sim R_{WDn}$ 을 총칭하는 경우에는, 간단히 워드 드라이버 R_{WD} 라고도 표기한다.

워드 드라이버 $R_{WD1} \sim R_{WDn}$ 은 행 디코더(20)로부터의 행 디코드 신호 $RD_1 \sim RD_n$ 에 각각 응답하여 판독 워드선 $R_{W1} \sim R_{Wn}$ 의 전압 레벨을 설정한다.

행 디코더(20)는 행 디코드 신호 $RD_1 \sim RD_n$ 중의 선택된 메모리 셀 행에 대응하는 하나를 H 레벨로 활성화한다.

각 워드 드라이버 R_{WD} 는, 예를 들면 인버터로 구성되며, 대응하는 행 디코드 신호의 활성화에 응답하여, 대응하는 판독 워드선 R_n 을 판독 기준 전압인 접지 전압 V_{SS} 와 전기적으로 결합한다. 이것에 응답하여, 메모리 셀 MCD 내에서 액세스 다이오드 D가 순바이어스되어 도통하고, 비트선 BL과 접지 전압 V_{SS} 로 설정되는 판독 워드선 R_n 사이에 전기적으로 결합되는, 자기 터널 집합부 MTJ로 감지 전류 I_s 를 흘려, 데이터 판독을 실현할 수 있다.

비트선 BL에 대한 감지 전류 I_s 의 공급은 도 2와 마찬가지로 배치되는, 데이터 판독 회로(52a), 데이터 버스 DB, 컬럼 선택 게이트 CSG 및 컬럼 선택선 CSL에 의해 열 선택 결과에 따라 실행된다.

실시에 5에 따른 구성에서는, 판독 워드선 R_n 과, 데이터 버스 DB는, 실시예 1에서의 기준 전압 배선 SL과 비트선 BL 사이의 관계와 마찬가지로, 단위 길이당 전기 저항치가 동일한 값이 되도록 배치된다. 또한, 워드 드라이버 워드 드라이버 $R_{WD1} \sim R_{WDn}$ 이 배치되는 영역과, 메모리 어레이(10)를 사이에 두고 반대측(행 방향)에서, 데이터 버스 DB와 데이터 판독 회로(52a)는 결합된다.

이러한 구성으로 함으로써 선택된 메모리 셀 열의 위치에 상관없이, 감지 전류 I_s 의 전류 경로에 포함되는, 데이터 버스 DB 및 판독 워드선 R_n 의 전기 저항치의 합을 거의 일정하게 유지하여, 감지 전류 I_s 의 변동을 방지할 수 있다.

이에 따라, 고집적화에 적합하고, 다이오드를 이용한 메모리 셀을 행렬형으로 배치하는 메모리 어레이 내에서, 선택된 메모리 셀 열에 의존하지 않고 데이터 판독 마진을 동일하게 유지하여 데이터 판독을 안정화할 수 있다.

[실시에 5의 변형예 1]

도 18을 참조하면, 실시예 5의 변형예 1에 따른 구성에서는 도 17에 도시한 실시예 5에 따른 구성 외에, 판독 기준 전압인 접지 전압 V_{SS} 를 공급하기 위한 기준 전압 배선 SL이 더욱 설치된다. 기준 전압 배선 SL은 비트선 BL과 단위 길이당 전기 저항치가 마찬가지로 배치된다. 실시예 1에서의 기준 전압 배선 SL과 비트선 BL 사이의 관계와 마찬가지로 배치된다.

기준 전압 배선 SL은, 열 방향을 따라 배치되고, 비트선 BL이 데이터 버스 DB와 결합되는 영역, 즉 컬럼 선택 게이트 CSG가 배치되는 영역과, 메모리 어레이(10)를 사이에 두고 반대측(열 방향)에 있어서, 접지 전압 V_{SS} 와 결합된다.

각 워드 드라이버 R_{WD} 는 대응하는 판독 워드선 R_n 을 활성화하는 경우에는, 해당 판독 워드선 R_n 을 기준 전압 배선 SL과 전기적으로 결합한다. 그 밖의 부분의 구성은, 도 17과 마찬가지로 지이기 때문에 상세한 설명은 반복하지 않는다.

이러한 구성으로 함으로써, 다이오드를 이용한 메모리 셀을 행렬형으로 배치한 메모리 어레이(10)에서도, 선택된 메모리 행의 위치에 상관없이, 감지 전류 I_s 의 전류 경로에 포함되는, 비트선 BL 및 기준 전압 배선 SL의 전기 저항치의 합을 거의 일정하게 유지하여, 감지 전류 I_s 의 변동을 방지할 수 있다.

또한, 실시예 5와 마찬가지로, 데이터 버스 DB 및 판독 워드선 R_n 의 전기 저항치를 설계함으로써, 선택된 메모리 셀의 위치에 상관없이, 메모리 어레이 내에서 데이터 판독 시의 동작 마진을 동일하게 유지할 수 있어, HAP퍼리 전체의 동작 마진을 충분히 확보할 수 있다.

[실시에 5의 변형예 2]

실시에 5의 변형예 2에서는, 실시예 5의 변형예 1의 구성 외에, 폴드형의 비트선 구성이 적용된다.

도 19를 참조하면, 메모리 어레이(10)에서, 메모리 셀 MCD 및 데이터 메모리 셀 DMCD가, 도 7에 도시한 메모리 셀 MC 및 데이터 메모리 셀 DM과 마찬가지로, 판독 워드선 군과 데이터 판독 워드선 DRWL0 및 DRWL1을



국 2002-0071 438

따라 배치된다.

더미 메모리 셀 DMC의 각각은, 더미 메모리 셀 DMC와 마찬가지로 더미 기억부 DMJ 및, 비트선 BL 및 /BL의 한쪽과 더미 판독 워드선 DRWL 혹은 DRWL 사이에서 더미 기억부 DMJ와 직렬로 결합되는 액세스 다이오드 DOD를 갖는다.

도 19에서는, 제j번째 및(j+1)번째의 메모리 셀 행에 대응하는 판독 워드선 RWLj 및 RWLj+1과, 이들에 대응하는 워드 드라이버 RWDj 및 RWDj+1이 대표적으로 도시된다. 또한, 더미 판독 워드선 DRWL0 및 DRWL1에 각각 대응하여, 더미 워드 드라이버 RWD0 및 RWD1이 배치된다.

도 18에 도시한 구성과 마찬가지로, 이들 워드 드라이버는 공통의 기준 전압 배선 SL과 전기적으로 결합됨으로써 활성화되고, 접지 전압 Vss가 공급된다.

비트선 BL과 비트선쌍을 구성하는, 상보의 비트선 /BL은, 비트선 BL 및 기준 전압 배선 SL의 각각과, 단위 길이당 저항치가 마찬가지로 같이 되도록 배치된다. 이러한 구성으로 함으로써, 고집적화에 적합한, 메모리 셀 MCD를 배치하는 경우에도, 셀들의 비트선 구성에 기초하여 데이터 판독 동작 마진을 확보하여, 데이터 판독 동작의 안정화를 더욱 도모할 수 있다.

또한, 메모리 셀 MC로 공급되는 감지 전류(도면 종의 Isc)와, 더미 메모리 셀 DMC로 공급되는 감지 전류(도면 종의 Isd)에 대해서도, 선택되는 메모리 셀 MC가 속하는 행 및 열의 양방향에 의존하지 않고 동일 레벨로 설정할 수 있기 때문에, 상보적으로 동작시키는 데이터 판독의 마진을 향상시키는 것이 가능해진다.

또, 모든 조합에 대한 도시는 생략하지만, 실시예 1 내지 4 및 이들 변형예에서, 메모리 셀 MC를 대신하여 액세스 다이오드를 이용한 메모리 셀 MCD 혹은 MDO를 배치할 수 있다.

이번 개시된 실시예는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 특허청구범위에서 설명되며, 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변형이 포함되는 것이 의도된다.

발명의 효과

본 발명은 MRAM 디바이스로 대표되는 기억 데이터의 레벨에 따라 전기 저항치가 변화하는 메모리셀을 구비한 기억 장치에서 선택되는 메모리 셀 위치에 의존하지 않고, 데이터 판독 마진을 동일하게 유지하여 데이터 판독 동작을 안정화할 수 있다.

(5F) 청구의 범위

청구항 1

기억 장치에 있어서,

행렬형으로 배치된 복수의 메모리 셀(MC)을 갖는 메모리 어레이(10)와,

상기 메모리 셀의 행에 각각 대응하여 설치되고, 상기 데이터 판독 시에 행 선택 결과에 따라 선택적으로 활성화되는 복수의 판독 워드선(RWL)과,

상기 메모리 셀의 열에 각각 대응하여 설치되는 복수의 비트선(BL)과,

상기 복수의 비트선과 동일 방향을 따라 상기 열에 대응하여 배치되고, 판독 기준(Vss)을 공급하기 위한 복수의 기준 전압 배선(SL)과,

상기 데이터 판독 시에, 상기 판독 기준 전압과의 사이에 형성되는 전류 경로로 흐르는 데이터 판독 전류(Is)를, 상기 복수의 비트선 중의 열 선택 결과에 따라 선택되는 적어도 하나에 공급하기 위한 데이터 판독 회로(52a, 52b, 53-a, 53-b)

를 구비하며,

상기 복수의 메모리 셀의 각각은,

기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부(MTJ)와,

상기 복수의 비트선 중의 대응하는 1개와 상기 복수의 기준 전압 배선 중의 대응하는 1개와의 사이에서 상기 기억부와 직렬로 전기적으로 결합되며, 상기 복수의 판독 워드선 중의 대응하는 1개의 활성화에 응답하여 도통하는 메모리 셀 선택 게이트(ATR)를 포함하고,

상기 데이터 판독 시에 선택 열에 대응하는 기준 전압 배선 및 상기 선택 열에 대응하는 비트선 중, 상기 전류 경로에 포함되는 부분의 전기 저항치의 총합은 상기 행 선택 결과에 의존하지 않고 거의 일정한 것을 특징으로 하는 기억 장치.

청구항 2

기억 장치에 있어서,

행렬형으로 배치된 복수의 메모리 셀(MC)을 갖는 메모리 어레이(10)와,

상기 메모리 셀의 행에 각각 대응하여 설치되며, 상기 데이터 판독 시에 행 선택 결과에 따라 선택적으로 활성화되는 복수의 판독 워드선(RWL)과,

상기 메모리 셀의 열에 각각 대응하여 설치되는 복수의 비트선(BL)과,

2002-0071438

상기 복수의 비트선과 동일 방향을 따라 상기 열에 대응하여 배치되며, 판독 기준 전압(Vss)을 공급하기 위한 복수의 기준 전압 배선(SL)과,

상기 메모리 어레이와 인접한 영역에, 상기 복수의 판독 워드선과 동일 방향을 따라 배치되는 데이터 버스(DB)와,

상기 데이터 판독 시에, 상기 판독 기준 전압과의 사이에 형성되는 전류 경로로 흐르는 데이터 판독 전류(Is)를, 상기 데이터 버스로 공급하기 위한 데이터 판독 회로(52a, 52b, 53-a, 53-b)와,

상기 복수의 비트선 중, 열 선택 결과에 따라 선택되는 1개와 상기 데이터 버스를 전기적으로 결합하기 위한 열 선택부(CSG1-CSGn)와,

상기 메모리 어레이를 사이에 두고 상기 데이터 버스와 반대측의 영역에서, 상기 데이터 버스와 동일 방향을 따라 배치되는 의사 데이터 버스(SDB)

를 구비하며,

상기 의사 데이터 버스는, 상기 판독 기준 전압 및 각 상기 기준 전압 배선과 전기적으로 결합되고,

상기 복수의 메모리 셀의 각각은,

기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부(MTJ)와,

상기 복수의 비트선 중 대응하는 1개 및 상기 복수의 기준 전압 배선 중의 대응하는 1개와의 사이에서 상기 기억부와 직렬로 전기적으로 결합되며, 상기 복수의 판독 워드선 중 대응하는 1개의 활성화에 응답하여 도통하는 메모리 셀 선택 게이트(STR)를 포함하며,

상기 데이터 판독 시에, 상기 데이터 버스 및 상기 의사 데이터 버스 중의 상기 전류 경로에 포함되는 부분의 전기 저항치의 총합은 상기 열 선택 결과에 의존하지 않고 거의 일정한 것을 특징으로 하는 기억 장치.

형구할 3

기억 장치에 있어서,

행렬형으로 배치된 복수의 메모리 셀(MC)을 갖는 메모리 어레이(10)와,

상기 메모리 셀의 행에 각각 대응하여 설치되는 복수의 워드선(RWL, WL)과,

상기 메모리 셀의 열에 각각 대응하여 설치되는 복수의 비트선(BL)과,

상기 메모리 어레이와 인접하는 영역에 상기 복수의 비트선과 동일 방향을 따라 배치되는, 판독 기준 전압(Vss)을 공급하기 위한 기준 전압 배선(SL)과,

상기 복수의 워드선에 각각 대응하여 배치되며, 각각이, 상기 데이터 판독 시에, 상기 복수의 워드선 중의 대응하는 1개를 행 선택 결과에 따라 상기 기준 전압 배선과 전기적으로 결합하기 위한 복수의 워드 드라이버(RWD1-RWDn)와,

상기 데이터 판독 시에, 상기 판독 기준 전압과의 사이에 형성되는 전류 경로로 흐르는 데이터 판독 전류(Is)를, 상기 복수의 비트선 중의 열 선택 결과에 따라 선택되는 적어도 1개에 대하여 공급하기 위한 데이터 판독 회로(52a, 52b, 53-a, 53-b)


를 구비하며,

상기 복수의 메모리 셀의 각각은,


기억 데이터의 레벨에 따라 전기 저항치가 변화하는 기억부(MTJ)와,

대응하는 1개의 비트선 및 대응하는 1개의 워드선 중의 사이에서 상기 기억부와 직렬로 전기적으로 결합되고, 상기 대응하는 워드선이 상기 판독 기준 전압과 결합된 경우에 도통하는 정류 소자(DI)를 포함하고,

상기 데이터 판독 시에, 선택 열에 대응하는 비트선과 상기 기준 전압 배선 중의, 상기 전류 경로에 포함되는 부분의 전기 저항치의 총합은 상기 행 선택 결과에 의존하지 않고 거의 일정한 것을 특징으로 하는 기억 장치.



 2002-0071438


도면 1




특 2002-0071438

도면3





 특 2002-0071438

도면





 등록 2002-0071438

505




உள்ள





 2002-0071438

597




2002-0071438



 등록 2002-0071438


505



35-24

2002-0071438


도표 10



35-25


2002-0071438

도면 11



2002-0071438

도면 12



2002-0071438

FIG 13


MCDD

FIG 14






FIG 15


MCD

2002-0071438

도면 16




도면 17



2002-0071438


도표 18



35-30

2002-0071438


도면 18



2002-0071438


도면20

(종래 기술)




도면21

(종래 기술)



도면22


(종래 기술)



2002-0071438


도 23

(종래 기술)



도 24


(종래 기술)




2002-0071438

도면 25


(종래 기술)




 2002-0071438

도면

(종래 기술)



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☒ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.